통합검색

dec ftp 서버를 확인해본 결과 virtuoso tool이 없습니다. 1. 혹시 virtuoso를 다운받으..

dec ftp 서버를 확인해본 결과 virtuoso tool이 없습니다. 1. 혹시 virtuoso를 다운받으..

안녕하세요 경북대 IdeC 입니다. 강의 취소해드렸습니다. 감사합니다.    ..

design_library -mw_reference_library $mw_reference_library 이를 미루어 보았을 때 M..

안녕하세요. IdeC 조인신입니다.    연구실에 배포하는 silvaco 라이선스는..

de_norm.OC_lvt_ss28_0.72V_0.00V_0.00V_0.00V_125C.tcl  script를 source했을때 "..

de가 제공되지 않는것 같습니다. 구글링을 통해서 확인한것은 2011년도 버전인데 혹시 ..

de 를 첨부하니 확인해 보시기 바랍니다.    [김주호]님의 글 =============..

안녕하세요. IdeC 조인신입니다.     에러가 발생하는 부분의 CA 들이 너..

감사합니다!!!  먼저 계속해서 질문을 드려서 죄송합니다. lvtnfet_b라는 소자를 ..

de/design_Manual_DoC 폴더에 있는 design_Manual 파일을 먼저 확인해 보시기 바랍니다...

density를 지키면서 dummy filling을 하려고 하는데, exclude layer를 쳐줘야만 DRC에서..

de/design_Manual_DoC 폴더에 있는 design_Manual 파일을 먼저 확인해 보시기 바랍니다...

안녕하세요. IdeC 조인신입니다.     네 모두 사용 가능합니다.  &n..

device Light detector 광조사 시뮬레이션 관련문의드립니다.   3단자 소자 에 20..

device Light detector 광조사 시뮬레이션 관련문의드립니다.   3단자 소자 에 20..

device Light detector 광조사 시뮬레이션 관련문의드립니다.   3단자 소자 에 20..

deg; 각도만 가능하며, DRC 에서 에러가 없어야 합니다.   [이하율]님의 글 ====..

   안녕하세요, 광운대 IdeC아카데미입니다.   문의주신 수료증은 금..

description이 어떤것인지 확인 필요합니다.   이종행드림   [김현준]님의..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..