통합검색

안녕하세요. IdeC 조인신입니다.     1. 네 문제 없습니다. 2. 네 원하는..

  안녕하세요. 한양대학교 에리카 김종석 교수님 연구실 석사과정 오정환입니..

1. 분할 Saw 는 어려울 것 같습니다. 5x5 사이즈로 칩을 수령한 후 die saw 를 직접 진행..

de layer로 지정해주지 않은 부분에 대해서는 chip 제작 과정에서 자동으로 dummy metal..

de 를 지정하지 않으셔도 됩니다.    exclude 레이어를 넣는 경우는 디자인..

dence Virtuoso 6.1.8-64b에서 custom HSPICE instance를 생성하고자 하는데, 실험 값 (I..

dence doc 중 cdfuser.pdf 파일을 참고하시기 바랍니다. 이 파일은 /IC618_설치폴..

안녕하세요. IdeC 조인신입니다.     1. OS 만 권장 사항이 있지 다른 것..

   안녕하세요 IdeC 이의숙입니다.    말씀하신 부분은 수정이 ..

안녕하세요. IdeC 조인신입니다.     custom pad 라는 것이 무엇을 의미하..

네, 직접 만든 pad를 의미하는 것이 맞습니다. 답변 감사드립니다!     [..

안녕하세요. IdeC 조인신입니다.     아닙니다. SS28 공정은 Dummy 작업..

답변 감사드립니다!!! 혹시 하나 더 질문을 드리고 싶은 점이 있는데 혹시 schematic si..

네 맞습니다.    [김현준]님의 글 =======================================..

delines/1830BD18BA-A-ESB_3_0_0_2023_06_01.pdf 문서의 5.2.2 챕터를 살펴보면, Rail-b..

de 를 해야 확인이 가능합니다. DPDK_IC6p1_1830bd18ba_Rev3p6p0_2/Documents/Process ..

de 를 해야 확인이 가능합니다. DPDK_IC6p1_1830bd18ba_Rev3p6p0_2/Documents/Process ..

de 를 해야 확인이 가능합니다. DPDK_IC6p1_1830bd18ba_Rev3p6p0_2/Documents/Process ..

안녕하세요. IdeC 조인신입니다.     일정은 확답할 수가 없습니다. ..

글을 작성 하기 전에 "유사한 질문이 있는지 검색"해 보시고, 공지글에 있는 "자주하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..