통합검색

de/design_Manual_DoC 에 있으며 이미 사용하고 있는 계정에 복사한 것으로 확인됩니다...

안녕하세요, 이번 ss28nm-2401 MPW에 참가하는 DGIST 송민영 교수님 연구실 박찬수 입니..

안녕하세요. IdeC 조인신입니다.     1. LB 만 label 을 인식하지 못한다..

안녕하세요 연구원님, 친절한 답변 감사드립니다.   PAD를 사용한 PEX layout과 ..

pad_rf 를 보면 LB 가 있는 부분이 있고, M1 이 있는 부분이 있습니다. pad_rf symbol ..

답변 감사드립니다. 제공해 주신 대로 M1 부분 확인하니 PEX 진행 잘 되었습니다.  ..

Merge 계정과 관련한 것은 담당 연구원님이 조만간 공지할 것입니다.    [박..

안녕하세요. IdeC 조인신입니다.     Verdi 를 2020 이상의 버전을 사용해..

안녕하세요 빠른 답변 감사드립니다. R-2020.12-SP1 실행 되는 것 확인했습니다. &nbs..

  --EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys Sentaurus TCAD ..

안녕하세요. IdeC 연구원 조인신입니다.    Memory exhausted 는 가용..

de/design_Manual_DoC 에 있으며 클라우드에 로그인 후 ~/pdk_analog/SS_guide/design_..

안녕하세요, DGIST 송민영 교수님 연구실 박찬수 입니다.   이번 28nm 공정 chip ..

de 에 있는 0.README_notice.pdf 파일의 31페이지를 확인 바랍니다. 이미 안내된 ..

안녕하세요. IdeC 조인신입니다.     등록한 서버의 정보가 잘 못되어 있..

답변주셔서 정말 감사드립니다.  추가로, 아이덱 클라우드 서버에 접근 가능한 IP..

 안녕하세요. 확인해보니, 설계자 IP중 일부가 방화벽에 등록되어 있지 않아 등록..

안녕하세요. IdeC 조인신입니다.     MRAM 자료가 삼성에서 제공되고 확인..

density vncap을 사용하는 중입니다.  다름이 아니라 이 소자들을 사용하여 레이아..

density vncap을 사용하는 중입니다.  다름이 아니라 이 소자들을 사용하여 레이아..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..