통합검색

defined 되었다고 하면서 시뮬레이션이 돌아가지 않습니다. 혹시 sprobe는 사용을 할 수..

defined 되었다고 하면서 시뮬레이션이 돌아가지 않습니다. 혹시 sprobe는 사용을 할 수..

삼성 28nm xACT(v2021.2_28.15)를 진행하는데 이전에 lvs를 통과했음에도 불구하고 ..

안녕하세요. IdeC 조인신입니다.     IdeC 에서 지원하는 삼성 공정을 사..

   안녕하세요.  확인했었는데, 현재 저희가 사용하는 삼성28nm 공정은..

네 그런 것으로 확인됩니다. LVS report 파일을 보면 LVS Setup 에서 LVS POWER NA..

   SF28_FDS/digital/tech/LN28FDS_ICC_TECH_TLUP_S00_V2.7.3.6/6U1x_2U2x_2T..

 memory_wrapper에 대한 tdf가 아닌  TOP에 대한 tdf라서인지 오류가 뜹니다...

   tdf 는 전체 칩의 IO 위치를 지정한 파일입니다.    개별 디..

de direction on both sidesof the gate <= 0.146 or != 0.222 or != 0.242, with an ..

design_manual 파일이 있는데 이 파일을 evince 로 열어서 97 페이지에 있는 rule 에 대..

안녕하세요. IdeC 조인신입니다.     LPP 공정과 동일합니다.  &nbs..

안녕하세요   다름이 아니라 몇가지 질문이 있어 문의 글 남깁니다.   ..

 다시 답변드립니다.  강의를 맡으신 교수님께 문의 드린 바,   오프..

IdeC충북대캠퍼스입니다. 문의하신 부분 강사님과 상의 후 연락드리겠습니다   &..

ded starting from July 1st, we currently cannot use the Synopsys license on both th..

details     [변경수]님의 글 ==========================================..

ded starting from July 1st, we currently cannot use the Synopsys license on both th..

derstand, Thankyou for your confirmation.  [정재희]님의 글 ==================..

안녕하세요. IdeC 조인신입니다.     네 Tool 이 설치되어 있는 서버를 하..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..