통합검색

안녕하세요. IdeC 조인신입니다.     에러 메시지를 보면 Library Compile..

답변감사드립니다. 혹시 library compiler는 어떻게 설치하면 되는지 알 수 있을까요? ..

Synopsys Tool 중 library compiler 라는 것이 따로 있습니다. 이를 설치하고 환경..

현재 팹리스에 재직중입니다. [2024-01-29 ~ 2024-01-31 광운대학교 SystemVerilog (중..

안녕하세요, 광운대 IdeC 캠퍼스입니다. 메일을 확인하여 주시기 바랍니다. 감사합니다..

    1. 예를 들어 리눅스에서 /TOOLS/CAdeNCE/IC618 와 같이 IC618이 설..

안녕하세요. IdeC 조인신입니다.   1. 네 문제 없습니다. 모든 tool 이 동일합니..

안녕하세요. IdeC 조인신입니다.     1. LVS 에러 내용을 보면 LNR 과 LN,..

de 되어 있어야 하는 것인가요?    [조인신]님의 글 ======================..

de 되어 있어야 하는 것인가요?    [조인신]님의 글 ======================..

de 되어 있어야 하는 것인가요?    [조인신]님의 글 ======================..

define되지 않은 부분이 있어서 발생하는 것으로 아래 공지사항대로 진행이 되었는지 재..

안녕하세요. IdeC 조인신입니다.     layer 가 안보는 것은 맞습니다. 하..

   답변 감사드립니다. 그럼 따로 해당 레이어를 삭제하는 작업 없이, DK 변..

DK 변경 후 OI, JQ layer 유무 확인 및 삭제를 진행하고  DRC, LVS 를 확인하고나..

 하지만 말씀하신대로 DK 변경하면 첨부된 사진과 같이 OI, JQ  drawing 레이..

DK 를 변경하면 안보이지만 혹시 보인다면 삭제하시라는 것입니다.    [유지..

수강 증원 부탁드립니다.!!

안녕하세요, 광운대 IdeC 캠퍼스입니다.  23일(화) 오후 3시 40분 현재 온라인 강..

design kit 로 DRC는 확인후 수정중에 있습니다. LVS도 확인하고자 하는데, 이를 위해 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr) – 연구회원 신청(교수님만 해당)          ..

 Non-Receptive Voltage Clock Generator for Time-delay Circuit in CAN Communica..

dec.or.kr) 에서 지도교수 계정으로 접속 후 마이페이지-IdeC참여내역-CDC신청내역에서 ..

dec.or.kr   

IC design Education Center(IdeC)   MPW(Multi-Project Wafer)..

IC design Education Center(IdeC)   2016 IdeC SoC Congress ..

dec.or.kr)

dence Tool 라이선스 배포 **   Cadence Tool 라이선스를 아래와 같이 배포합니다..

devices. The TFT-LCD controller has AHB’s master and slave interfaces with 32bit da..

deep neural network 서울대 최기영 교수 차량용 반도체 노화 및 소프트 ..

devices. The LPDDR memory controller has AHB interface 128bit data width and contro..

dec.or.kr    ♦ 참가신청 신청기간 : 위의 일정표..

dec.or.kr, 042-350-4428         ..

design

dec.or.kr    ♦ 참가신청 신청기간 : 위의 일정표..

de-CMOS-DC-DC-Buck-Converter-with-On-Chip-Current-Sensing

design flow에 대한 이해 우대 Sr. Customer Success Engineer    -&nbs..

dec.or.kr)에서 지도교수 계정으로 접속 후 마이페이지-MPW신청내역에서 확인해 주시기 ..