통합검색

안녕하세요, 서울과학기술대학교 전자공학과 이승은 교수님 연구실의 고광현 석사연구생..

 정확하게 SHORT 인지 보시려면 Merge 후 Physical LVS 를 진행해 보셔야 합니다.&n..

넵 알겠습니다. 혹시 사용하지 Body Bias를 사용하지 않고자 한다면 Routing을 굳이 하..

de cts [get_lib_cells $CTS_ONLY_LIB_CELL_PATTERN_LIST]set_lib_cell_purpose -include..

안녕하세요. IdeC 조인신입니다.   symindp_rf 의 propreties 에서  Groun..

decap 등 Place and Route 에 사용되는 셀이 있으므로 DC 합성 과정에서는 포함되지 않아..

design 부터 pad cell과 관련해서 아래와 같은 에러도 있었는데, 혹시 연관이 있을까요? ..

design 부터 pad cell과 관련해서 아래와 같은 에러도 있었는데, 혹시 연관이 있을까요? ..

de cts [get_lib_cells $CTS_ONLY_LIB_CELL_PATTERN_LIST]#cts onlyset_lib_cell_purpose..

 안녕하세요, 답변드리겠습니다. 1. DB제출마감 시간이고요, DB제출 FTP 서버는 만..

design에서 make init_design 실행시, 다른 에러는 모두 해결하였는데, check_mv_design ..

design 현재 상태를 점검하는 것이라 점검을 하는 시점에 따라서 결과가 다를 수 있습니..

default gate area로 0.001을 사용해서 진행 중인데 여전히 문제가 되고 있습니다. std ..

default gate area로 0.001을 사용해서 진행 중인데 여전히 문제가 되고 있습니다. std ..

안녕하세요. IdeC 조인신입니다.     해당 소자의 layout 을 보니 gate 와..

de layer를 치기 위함입니다. 아울러, exclude layer가 HKB만 있고 HKT를 위한 exclude ..

de layer만 그려 넣어도 HKB와 HKT dummy 두개 모두 block됩니다.   감사합니다. ..

de 는 확인한 것으로 판단됩니다.   [민병욱]님의 글 ==========================..

dence_digital.cshrc를 소싱 한 후에  xrun 명령어를 사용하면 다음과 같이 c..

dence_digital.cshrc 파일을 홈폴더로 복사 한 뒤에 아래와 같이 수정 후 진행해 보시기 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr)

dec.or.kr(교육 담당자: 오가영)로 메일 받기를 희망하시는 주소를 보내 주시면 감사 드..

design 관점에서 matching, noise 등에 대해 매우 뛰어난 연구 성과를 거두신 분입니다. ..

de pipeline ADC for high-performance CIS applications Feature : - 3.0V analog su..

? MPW(Multi-Projact Wafer)는 국내 전문설계인력 양성을 목적으로 산업자원부와 공정..

der의 승인/NDA 체결 후 전달하겠음) 정보공유 여부 : N

KAIST 특고압 전기 설비에 대한 정밀안전진단 으로 인하여 11월 3일 오전 9시 부터 오후..

안녕하세요. IdeC 교육 담당자입니다. 개설 희망해주신 교육과 관련해 "최신 비..

(재) 스마트 IT 융합 시스템 연구단 http://www.ciss.re.kr/   [연구교수 및 연..

der의 승인/NDA 체결 후 전달하겠음) 정보공유 여부 : N

dec.or.kr)

안녕하세요. IdeC 교육 담당자입니다. 개설 희망해주신 교육은 2015년도에 5월달..

dec.or.kr/ ■ IdeC의 인재상은? 도전의욕과 책임감이 넘치는 분을 찾습니다. 따뜻..

devices 적용된(될) Chip의 Application : Power management IC for mobile devices ..

IdeC 에서는 MPW 설계자들에게 편의를 제공하기 위한 IP 들을 최근 홈페이지를 통해서 ..

안녕하세요. 검토 해 주신다니 감사 드립니다. Back End 교육도 활성화 되었으면 ..

안녕하세요. IdeC 교육 담당자입니다. 문의해 주신 교육은 추후 교육 계획 시 강..

device driver 개발 - WiFi, Bluetooth 등 network device driver 개발 - ..