통합검색

de 에서 확인했습니다. 하지만 최종 제출해야 하는 gds 파일 이름은 Mxx_XXXX.gds ..

안녕하세요, 서울과학기술대학교 전자공학과 이승은 교수님 연구실의 고광현 석사연구생..

 정확하게 SHORT 인지 보시려면 Merge 후 Physical LVS 를 진행해 보셔야 합니다.&n..

넵 알겠습니다. 혹시 사용하지 Body Bias를 사용하지 않고자 한다면 Routing을 굳이 하..

de cts [get_lib_cells $CTS_ONLY_LIB_CELL_PATTERN_LIST]set_lib_cell_purpose -include..

안녕하세요. IdeC 조인신입니다.   symindp_rf 의 propreties 에서  Groun..

decap 등 Place and Route 에 사용되는 셀이 있으므로 DC 합성 과정에서는 포함되지 않아..

design 부터 pad cell과 관련해서 아래와 같은 에러도 있었는데, 혹시 연관이 있을까요? ..

design 부터 pad cell과 관련해서 아래와 같은 에러도 있었는데, 혹시 연관이 있을까요? ..

de cts [get_lib_cells $CTS_ONLY_LIB_CELL_PATTERN_LIST]#cts onlyset_lib_cell_purpose..

 안녕하세요, 답변드리겠습니다. 1. DB제출마감 시간이고요, DB제출 FTP 서버는 만..

design에서 make init_design 실행시, 다른 에러는 모두 해결하였는데, check_mv_design ..

design 현재 상태를 점검하는 것이라 점검을 하는 시점에 따라서 결과가 다를 수 있습니..

default gate area로 0.001을 사용해서 진행 중인데 여전히 문제가 되고 있습니다. std ..

default gate area로 0.001을 사용해서 진행 중인데 여전히 문제가 되고 있습니다. std ..

안녕하세요. IdeC 조인신입니다.     해당 소자의 layout 을 보니 gate 와..

de layer를 치기 위함입니다. 아울러, exclude layer가 HKB만 있고 HKT를 위한 exclude ..

de layer만 그려 넣어도 HKB와 HKT dummy 두개 모두 block됩니다.   감사합니다. ..

de 는 확인한 것으로 판단됩니다.   [민병욱]님의 글 ==========================..

dence_digital.cshrc를 소싱 한 후에  xrun 명령어를 사용하면 다음과 같이 c..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr)  

dec.or.kr/kyugoklee@idec.or.kr    

virtuoso사용 방법에 대해 알고 싶어서 이렇게 신청하게 되었습니다. 또한 아날로그 회..

IdeC Workshop 개최(2019.07.30(화) 전일)가 됩니다. 용무가 있으신 분께서는 해당일을 ..

dec.or.kr -> MYIdeC -> EDA Tool 신청내역 -> 2019년 정기 EDA Tool   &n..

Verilog를 이용한 H/W design 강의를 희망합니다.

dec.or.kr/ -> EDA Tool -> EDA Tool 신청 -> Network license 신청 &nbs..

dence Tool 라이선스 배포 안내     2019년 Cadence Tool ..

dec.or.kr)  

dec.or.kr  지도교수 계정으로 로그인 =>  MYIdeC => CDC 신청내역 ISO..

del 생성 관련 교육 희망합니다.