통합검색

dec을 통해 받은 14nm PDK에서, saed14nm_1p9m_mw.tf 파일과 saed14nm_1p9m_oa.tf 파일 ..

dec을 통해 받은 14nm PDK에서, saed14nm_1p9m_mw.tf 파일과 saed14nm_1p9m_oa.tf 파일 ..

dec을 통해 받은 14nm PDK에서, saed14nm_1p9m_mw.tf 파일과 saed14nm_1p9m_oa.tf 파일 ..

dence로 불러와서 command_to_change_spi 적용한 .spi 파일의 넷리스트와 LVS 진행하였습..

dence로 불러와서 command_to_change_spi 적용한 .spi 파일의 넷리스트와 LVS 진행하였습..

dence로 불러와서 command_to_change_spi 적용한 .spi 파일의 넷리스트와 LVS 진행하였습..

dence로 불러와서 command_to_change_spi 적용한 .spi 파일의 넷리스트와 LVS 진행하였습..

안녕하세요!   경희대학교 홍상훈 교수님 연구실 한재훈입니다.   PAD와 E..

안녕하세요. IdeC 조인신입니다.     해결해야 하는 에러입니다.  &..

안녕하세요. IdeC 조인신입니다.     vncap 의 최소 L=W=5um 입니다. L&a..

de pdf 를 확인해 보시기 바랍니다. layout 에 문제가 없는 것인지도 다시 확인해 보시..

de 확인해 보았는데, 아래와 같이 NWELL과 PWELL 연결이 동일 bias로 잡히는 것을 방지하..

dec.or.kr    [이준하]님의 글 ==========================================..

안녕하세요. IdeC 조인신입니다.     PERC 진행 설정에 대비해서 라이선스..

안녕하세요 한양대학교 회로 및 시스템 연구실 김지우입니다.   IdeC에서 MPW를 ..

안녕하세요. IdeC 조인신입니다.     네 지원하는 layer 입니다. 첨부한 ..

deling 관련하여 mechanism 질문이 있어서 질문드리게 되었습니다. 다음은 질문 요약입니..

demo.gzp)를 살펴보면 KMCdefects 구문 내에 2개의 parti..

deling 관련하여 mechanism 질문이 있어서 질문드리게 되었습니다. 다음은 질문 요약입니..

design 코드를 그대로 가져와서 사용하고 있습니다. 기존 LPP에서 사용한 clock gating c..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 경북대 IdeC 입니다.   053-950-6858번으로 연락 부탁드립니다. 감..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..