통합검색

안녕하세요. IdeC 조인신입니다.     해당 에러는 grid 에러가 아닌 GR ID..

말씀해주신 대로 pdk_analog 폴더를 홈폴더로 복사 한 뒤 진행해보았는데 기존과 똑같은 ..

   TECHDIR 변수는 sourceme.drc 파일에 정의되어 있습니다.    ..

 답변주신 내용을 모두 확인하고 적용하였는데 똑같은 오류가 발생합니다.  ..

dence university package EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618 OS 종류 및 버전..

dence 라이선스 수량은 2 copy 입니다. 이에 layout 은 2개까지만 edit mode 로 열 수 ..

안녕하세요. IdeC 조인신입니다.     LB 에서 원하는 metal 로 연결하면 ..

답변 감사드립니다.   wire bonding용 "PBP45_18_for_A", "PBP45_18_for_D"와 연..

dec.or.kr   [김세건]님의 글 ================================================..

안녕하세요 강원대학교 석사과정 김현준입니다.   다름이 아니라 저희가 Monte Si..

안녕하세요. IdeC 조인신입니다.   Ade XL 이 아닌 Maestro 를 이용하여 진행하..

안녕하세요. 답변 감사드립니다.   저희가 maestro를 이용해서 아까랑 동일한 방..

문제가 되는 것은   Error found by spectre during Monte Carlo analysis 'm..

혹시 다음과 같은 error는 어떻게 어디서 확인을 할 수 있는 지 알 수 있을까요? 감사합..

assembler 에서 explorer 로 이동 후 netlist 생성을 하여 해당 라인을 확인해 보면 될 ..

안녕하세요.  성균관대학교 집적회로연구실 소속 이상현 연구원입니다.  다..

안녕하세요. IdeC 조인신입니다.     SF28 공정에 참여하고 있다면  ..

안녕하세요. IdeC 조인신입니다.     제공되는 PAD 가 CUP 스타일입니다. ..

de_S28.pdf 파일의 35page 내용을 참고해 주세요.      렙실에서 1..

dec홈페이지를 통해 이번 MPW SS28에서 설계실무자 ip를 추가 신청을 진행했습니다...

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..