통합검색

dence활용하여 custom IC design을 하고 있는데요. 혹시 tool 기능이 있는지 문의드립니..

안녕하세요. IdeC 조인신입니다.     /opt/ 폴더는 사용자가 접근할 수 없..

   답변 감사드립니다. cd STDB 이동할 수 있는 폴더를 생성해 저장했는데도..

환경 설정 파일에  setenv STDB /home/kgu/STDB 를 작성한 후  터미널 창을 ..

   답변 감사드립니다. 말씀해주신대로 환경설정 파일 수정 후 sourcing 후 ..

swb 실행을 어디서 한 것인지 확인되지 않는데  1. 터미널 Open 2. source 환경 ..

   답변 감사드립니다. 말씀해주신대로 홈폴더에서 실행 후 저장했음에도 같..

혹시 Save Project As 창에서  Selection 란에 /home/kgu/STDB 라고만 한 것..

 답변 감사드립니다. 그래도 같은 오류가 나타납니다 ㅜㅜ     [조인..

사용하고 있는 계정이 무엇인지  STDB 폴더는 어떤 계정에서 만든 것인지  S..

 답변 감사드립니다. 계속 같은 질문 드리게 되어 너무 죄송합니다.. 같은 오류가 ..

첨부한 파일을 보면  /home/kgu/TCAD 에 이미 TEST 라는 폴더가 있습니다.  ..

안녕하세요. IdeC 조인신입니다.     수업용 라이선스는 6시간 간격으로 ..

정재희 선생님으로부터 9월20일까지 HOSTNAME/IP관리 탭에 학부 정규 수업용 라이선스 ..

    안녕하세요 IdeC 정재희입니다. 학부생 정규수업용과 정기 라이선스 IP..

delay 를 포함하여 합성을 진행합니다. .v 자체는 동작 기술이므로  cdl 로 추출한..

delay 를 포함하여 합성을 진행합니다. .v 자체는 동작 기술이므로  cdl 로 추출한..

dealy, Cap 등) 이는 pex posim 결과로 최종 확인 가능합니다.  즉, 이 경우 최종..

dealy, Cap 등) 이는 pex posim 결과로 최종 확인 가능합니다.  즉, 이 경우 최종..

device Tool에서 Erase 동작이 구현된다는것은 인지했는데 1. 전자에 의한 Erase동작이..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr) 에서 지도교수 계정으로 접속 후 마이페이지-IdeC 참여내역-CDC 신청내역에서..

dec.or.kr) – 연구회원 신청(교수님만 해당)          ..

 Non-Receptive Voltage Clock Generator for Time-delay Circuit in CAN Communica..

dec.or.kr) 에서 지도교수 계정으로 접속 후 마이페이지-IdeC참여내역-CDC신청내역에서 ..

dec.or.kr   

IC design Education Center(IdeC)   MPW(Multi-Project Wafer)..

IC design Education Center(IdeC)   2016 IdeC SoC Congress ..

dec.or.kr)

dence Tool 라이선스 배포 **   Cadence Tool 라이선스를 아래와 같이 배포합니다..

devices. The TFT-LCD controller has AHB’s master and slave interfaces with 32bit da..

deep neural network 서울대 최기영 교수 차량용 반도체 노화 및 소프트 ..

devices. The LPDDR memory controller has AHB interface 128bit data width and contro..

dec.or.kr    ♦ 참가신청 신청기간 : 위의 일정표..

dec.or.kr, 042-350-4428         ..

design

dec.or.kr    ♦ 참가신청 신청기간 : 위의 일정표..

de-CMOS-DC-DC-Buck-Converter-with-On-Chip-Current-Sensing

design flow에 대한 이해 우대 Sr. Customer Success Engineer    -&nbs..