통합검색

der: /SS28_dk/pdk_digital_2024/example/2024/PNR_new_2024_pdk/SS/pnr/rm_setup/icc2_c..

der: /SS28_dk/pdk_digital_2024/example/2024/PNR_new_2024_pdk/SS/pnr/rm_setup/icc2_c..

 안녕하세요, IdeC 이종행입니다. ESD library 에 layout 만 제공되고 있습니다. ..

안녕하세요. 한양대학교 최병덕 교수님 연구실 석사과정 이주선 입니다. 33rd KCS CDC ..

이주선님께 안녕하세요   관련 포스터 제출 페이지 수정이 되었습니다.  ..

안녕하세요. 성균관대학교 조건희 교수님 연구실 석사 과정 김범수입니다. 33rd KCS CD..

김범수님께 안녕하세요   관련 포스터 제출 페이지 수정이 되었습니다.  ..

아래 폴더 내용 참고하여 LVS 진행하시면 됩니다.  SS28_Merge/CAdeNCE_Env/Digita..

de와 같이 수백 mA 이상의 전류가 흐르는 패드에 대해 ESD protection을 고려하고 있습니..

de 구조   : CDM diode관련한 layout cell으로 bcd1370_cdm_analog_v1p22 lib..

de pad 부분과 연결된 소자를 tw_lvp, tw_lvn소자를 활용했습니다. 이부분을 esd소자인 t..

de는 다운 방향으로 연결하면 됩니다.  업방향은 IO핀에서 전원쪽 다이오드를 통해..

de는 다운 방향으로 연결하면 됩니다.  업방향은 IO핀에서 전원쪽 다이오드를 통해..

de는 다운 방향으로 연결하면 됩니다.  업방향은 IO핀에서 전원쪽 다이오드를 통해..

detailed analysis of the path, PrimeTime reports MET (ignoring floating-point impre..

deration. Additionally, you should verify the paths where hold violations occur th..

안녕하세요.   충남대학교 전자공학과 고형호 교수님 연구실 박사과정 남기배입니..

IdeC 이종행입니다.   네, 임의로 적으면 됩니다만 첫두글자는 학교이고 뒤에 3..

참가 팀별 로고에 대해 MPW 과제 신청 페이지에 적시 하였습니다.    감사..

de, 그리고 과거 질의응답을 확인한 결과, FILLERCELL과 FILLERPFOP를 Non-met..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.k,  http://www.idec.or.kr 

        ..

      IdeC 저널인 JICAS (IdeC Journal of Integrated Circuits And ..

  2018 XUP(Xilinx University Program) Professor Workshop Invitation   ..

defined by NIST - Support for private key and public key lengths of 224-bit - Syn..

dec.or.kr) –> 연구회원 신청(조교수 부터 신청 가능)      &nb..

defined by NIST - Support for private key and public key lengths of 233-bit - Syn..

dec.or.kr)  

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 -> 2018년 정기 EDA Tool ..

de -1- Maximum Operating Speed : 250 MHz 464- Slices : 15,850- DSP48s : 240 - Data ..

design, RTL to GDS (ICC II 연구개발) Applications engineer (OPC) OPC, Lithogr..

de -1- Maximum Operating Speed : 120 MHz- Slices : 260 - Low-complexity hardware ar..

dec.or.kr) 에서 지도교수 계정으로 접속 후 마이페이지-IdeC 참여내역-CDC 신청내역에서..

dec.or.kr)