통합검색

design (File->Checkand Save menu option) to correct this error. End netlisting ..

design (File->Checkand Save menu option) to correct this error. End netlisting ..

안녕하세요. IdeC 조인신입니다.     소속 및 지도 교수님의 정보가 확인..

그러면 새로운 라이센스를 설치해야하는 것인가요? 만약 설치해야한다면 절차가 궁금합..

소속 및 지도 교수님의 정보가 확인되지 않습니다. 이게 확인이 되어야 가능 여부를 언..

 서울과학기술대학교 심원보 교수님 연구실입니다.     [조인신]님의 ..

심원보 교수님 연구실에서 silvaco 라이선스 신청을 한 것으로 확인됩니다. silvaco 의 ..

 답변 감사합니다.   서버 컴퓨터에서 라이선스 데몬을 구동하여 정상 실행..

143.248.230.188 는 IdeC 라이선스 서버의 IP 입니다. 실제 연구실에서 사용하는 라이선..

안녕하세요. IdeC 조인신입니다.     신청한 mac address 를 기준으로 라..

SystemVerilog - design & Testbench교육을 사정상 듣지 못할거같아 수강취소하려 합..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  수강취소하여 드렸으니 확인 바랍니다.&n..

     안녕하세요, IdeC 정재희입니다.    저희들은 SolvNe..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys VCS, PrimeSim XA ..

delay -max 6.0 -clock VCLK [all_inputs] dc_shell> set_output_delay -max 6.0 -cl..

delay -max 6.0 -clock VCLK [all_inputs] dc_shell> set_output_delay -max 6.0 -cl..

delay -max 6.0 -clock VCLK [all_inputs] dc_shell> set_output_delay -max 6.0 -cl..

dec for Cadence tools that can run well with such as Virtuoso Explorer, Spectre/Spe..

dec for Cadence tools that can run well with such as Virtuoso Explorer, Spectre/Spe..

안녕하세요 경북대 IdeC 입니다. 제가 메일로 저번에 말씀 드렸습니다. 이름은 제가 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

device and having a negative capacitance, wherein the FinFET device has an extensio..

“연속적인 근사 레지스터 아날로그 디지털 변환 장치,” 출원번호: 제10-2017..

“레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터,” 출원번..

“데이터 구동 회로 및 이를 포함하는 표시 장치,” 출원번호: 제10-2017-0012..

“부분 소자 정합 기법 기반의 전류 구동 디지털 아날로그 컨버터,” 출원번호..

“이중채널 비동기 파이프라인 SAR ADC,” (10비트 200MS/s 28nm CMOS), 출원..

device”, [미국 출원 관리번호 P2017-0079US, 출원번호 15/439,647, 출원일자 2017..

“채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 SAR ADC,&..

양방향성 주파수 검출기(FD: Frequency detector)와 주파수 대역 선택기를 이용한 기준 ..