
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 15565 |
[답변] PEX calibre 저장 오류 문의
design (File->Checkand Save menu option) to correct this error. End netlisting .. |
위운복 | 23.08.17 | 9 |
| 15564 |
[답변] PEX calibre 저장 오류 문의
design (File->Checkand Save menu option) to correct this error. End netlisting .. |
조인신 | 23.08.17 | 52 |
| 15563 |
[답변] smartspice 라이센스 관련 문의입니다.
안녕하세요. IdeC 조인신입니다. 소속 및 지도 교수님의 정보가 확인.. |
조인신 | 23.08.16 | 10 |
| 15562 |
[답변] smartspice 라이센스 관련 문의입니다.
그러면 새로운 라이센스를 설치해야하는 것인가요? 만약 설치해야한다면 절차가 궁금합.. |
허강산 | 23.08.16 | 5 |
| 15561 |
[답변] smartspice 라이센스 관련 문의입니다.
소속 및 지도 교수님의 정보가 확인되지 않습니다. 이게 확인이 되어야 가능 여부를 언.. |
조인신 | 23.08.16 | 4 |
| 15560 |
[답변] smartspice 라이센스 관련 문의입니다.
서울과학기술대학교 심원보 교수님 연구실입니다. [조인신]님의 .. |
허강산 | 23.08.16 | 6 |
| 15559 |
[답변] smartspice 라이센스 관련 문의입니다.
심원보 교수님 연구실에서 silvaco 라이선스 신청을 한 것으로 확인됩니다. silvaco 의 .. |
조인신 | 23.08.16 | 12 |
| 15558 |
[답변] smartspice 라이센스 관련 문의입니다.
답변 감사합니다. 서버 컴퓨터에서 라이선스 데몬을 구동하여 정상 실행.. |
허강산 | 23.08.16 | 8 |
| 15557 |
[답변] smartspice 라이센스 관련 문의입니다.
143.248.230.188 는 IdeC 라이선스 서버의 IP 입니다. 실제 연구실에서 사용하는 라이선.. |
조인신 | 23.08.17 | 42 |
| 15556 |
[답변] tcad mac address 변경 문의
안녕하세요. IdeC 조인신입니다. 신청한 mac address 를 기준으로 라.. |
조인신 | 23.08.14 | 28 |
| 15555 |
[광운대] 수강취소 문의드립니다
SystemVerilog - design & Testbench교육을 사정상 듣지 못할거같아 수강취소하려 합.. |
이민영 | 23.08.14 | 9 |
| 15554 |
[광운대] [ 캠퍼스][답변] 수강취소 문의드립니다
안녕하세요, 광운대 IdeC 캠퍼스입니다. 수강취소하여 드렸으니 확인 바랍니다.&n.. |
박수견 | 23.08.14 | 18 |
| 15553 |
[답변] SolvNet 이메일 변경이 되나요?
안녕하세요, IdeC 정재희입니다. 저희들은 SolvNe.. |
정재희 | 23.08.14 | 20 |
| 15552 |
스탠다드 셀을 직접 사용하는 RTL 디자인과 클럭 신호가 없는 디자인에 대한 PrimeT..
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys VCS, PrimeSim XA .. |
권한결 | 23.08.14 | 44 |
| 15551 |
[답변] 스탠다드 셀을 직접 사용하는 RTL 디자인과 클럭 신호가 없는 디자인에 대한..
delay -max 6.0 -clock VCLK [all_inputs] dc_shell> set_output_delay -max 6.0 -cl.. |
선혜승 | 23.08.14 | 43 |
| 15550 |
[답변] 스탠다드 셀을 직접 사용하는 RTL 디자인과 클럭 신호가 없는 디자인에 대한..
delay -max 6.0 -clock VCLK [all_inputs] dc_shell> set_output_delay -max 6.0 -cl.. |
권한결 | 23.08.14 | 14 |
| 15549 |
[답변] 스탠다드 셀을 직접 사용하는 RTL 디자인과 클럭 신호가 없는 디자인에 대한..
delay -max 6.0 -clock VCLK [all_inputs] dc_shell> set_output_delay -max 6.0 -cl.. |
선혜승 | 23.08.16 | 67 |
| 15548 |
GENUS tool license
dec for Cadence tools that can run well with such as Virtuoso Explorer, Spectre/Spe.. |
NGO TAN BINH | 23.08.13 | 16 |
| 15547 |
[답변] GENUS tool license
dec for Cadence tools that can run well with such as Virtuoso Explorer, Spectre/Spe.. |
조인신 | 23.08.14 | 20 |
| 15546 |
[경북대] [ 캠퍼스][답변] 수료증 정보 수정관련
안녕하세요 경북대 IdeC 입니다. 제가 메일로 저번에 말씀 드렸습니다. 이름은 제가 .. |
김지영 | 23.08.14 | 23 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 159 |
EDA Tool Vendor 의 System Requirements 안내_20251209 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 25.12.09 | 820 |
| 158 |
EDA Tool Vendor 의 System Requirements 안내_20250401 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 25.04.01 | 1209 |
| 157 |
Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)
dec.or.kr/IdeC_library/library/view/?&no=46668 (권장 툴 버전은 진행하는 .. |
관리자 | 25.03.20 | 1878 |
| 156 |
EDA Tool Vendor 의 System Requirements 안내_20241216 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 24.12.16 | 989 |
| 155 |
EDA Tool Vendor 의 System Requirements 안내_20240401 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 24.04.01 | 1489 |
| 154 |
EDA Tool Vendor 의 System Requirements 안내_20230912 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 23.09.12 | 973 |
| 153 |
EDA Tool Vendor 의 System Requirements 안내_20230127 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 23.01.27 | 2433 |
| 152 |
[CAdeNCE] INDAGO - debug Analyzer 소개
dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스.. |
김연태 | 22.10.04 | 1086 |
| 151 |
EDA Tool Vendor 의 System Requirements 안내_20220901 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 22.08.31 | 743 |
| 150 |
EDA Tool Vendor 의 System Requirements 안내_20220214 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 22.02.14 | 4171 |
| 149 |
EDA Tool Vendor 의 System Requirements 안내_20210803 기준
dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 .. |
조인신 | 21.08.03 | 835 |
| 148 |
Linux OS 설치 가이드 2021 (EDA Tool 사용을 위한)
dec.or.kr 로 주시면 됩니다. 최종 수정일 : 2021년 4월 30일 .. |
관리자 | 21.04.30 | 8253 |
| 147 |
Serdes System 설계 관련 웨비나 공유
deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT.. |
김영지 | 21.03.10 | 1281 |
| 146 |
EDA Tool Vendor 의 System Requirements 안내_20210112 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 21.01.12 | 744 |
| 145 |
(Tool 활용법 공유) Cadence Manual - Virtuoso Ade L,XL (2020.06.24)
dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담) .. |
석은주 | 20.06.24 | 2430 |
| 144 |
EDA Tool Vendor 의 System Requirements 안내_20200211 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 20.02.11 | 1044 |
| 143 |
EDA Tool Vendor 의 System Requirements 안내_20190620 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 19.06.19 | 623 |
| 142 |
EDA Tool Vendor 의 System Requirements 안내_20190128 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 19.01.28 | 408 |
| 141 |
EDA Tool Vendor 의 System Requirements 안내_20181122 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 18.11.22 | 3181 |
| 140 |
EDA Tool Vendor 의 System Requirements 안내_20180621 기준
dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일.. |
조인신 | 18.06.21 | 5171 |
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - 논문 |
A SiGe 16.3~30.5 GHz wideband LNA
|
김정현 | 24.01.16 | 14 |
| 개설 희망 강좌 신청 |
tsmc 180nm
안녕하세요, POSTECH 심재윤 교수님 연구실에서 박사과정 중인 김병준입니다. 이전에 I.. |
김병준 | 24.01.16 | 6144 |
| 참여교수 성과 - 논문 |
5G mm-Wave 대역 Wilkinson Power Divider 설계 방법
|
김정현 | 24.01.16 | 10 |
| 참여교수 성과 - 논문 |
Analytic bond order potential for indium gallium zinc oxide
|
공병돈 | 24.01.16 | 5 |
| 참여교수 성과 - 논문 |
Bond Order Potential for Accurate Gr o w th Process Simulation of In..
|
공병돈 | 24.01.16 | 2 |
| 참여교수 성과 - 논문 |
designable Ge Quantum Dot Formation with Molecular Dynamics Study
|
공병돈 | 24.01.16 | 0 |
| 참여교수 성과 - 논문 |
Numerical Simulation and Modeling for Vacuum Channel Field Effect Tr..
|
공병돈 | 24.01.16 | 4 |
| 참여교수 성과 - 논문 |
Placement Initialization via Community detection
|
강석형 | 24.01.15 | 9 |
| 참여교수 성과 - 논문 |
Direct Phase Control in Digital Phase-Locked Loop Mitigating Loop de..
|
추민성 | 24.01.15 | 20 |
| 참여교수 성과 - 논문 |
Radiation-Hardened Processing-In-Memory Crossbar Array With Hybrid S..
|
추민성 | 24.01.15 | 17 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] 한양대 반도체 고장분석 및 신뢰성 평가 강의 개설 희망
안녕하세요 한양대학교 IdeC입니다. 강의 개설시에 참고하여 준비하도.. |
박명희 | 24.01.15 | 6508 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] SDRAM 제어를 통해 배우는 FPGA 임베디드 시스템 설계 ..
안녕하세요 한양대학교 IdeC입니다. 현장에서 실습이 이루어지는 수업.. |
박명희 | 24.01.15 | 6578 |
| 참여교수 성과 - 특허 |
거리 측정 장치 및 임펄스 IQ 신호 부정합 교정 장치
본 연구는 IdeC을 통해 지원받은 EDA Tool로 수행되었습니다. |
이근행 | 24.01.15 | 0 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] 디스플레이 구동회로 이론 증원신청
안녕하세요 한양대학교 IdeC입니다. 강의실 정원문제로 인해 증원이 .. |
박명희 | 24.01.15 | 7563 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] 전력전자 회로설계 (기본 및 응용)
안녕하세요 한양대학교 IdeC입니다. 강의개설시 참고하여 준비하도록 .. |
박명희 | 24.01.15 | 7400 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] MATLAB 기반 디지털 신호처리 응용 증원 신청
안녕하세요 한양대학교 IdeC입니다. 실습실 정원문제로 인해 증원이 어려운점 .. |
박명희 | 24.01.15 | 7277 |
| 참여교수 성과 - 특허 |
광대역 임펄스 생성 장치
본 연구는 IdeC을 통해 지원받은 EDA Tool로 수행되었습니다. |
김태욱 | 24.01.15 | 15 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] 메모리 소자기술
안녕하세요 부산대IdeC입니다. 해당강좌 강의실 최대 수용인원으로 정원을 정.. |
윤성심 | 24.01.15 | 6927 |
| 참여교수 성과 - 특허 |
광대역 무선 통신 기반 도래각 추정 장치 및 방법
본 연구는 IdeC을 통해 지원받은 EDA Tool로 수행되었습니다. |
김태욱 | 24.01.15 | 10 |
| 개설 희망 강좌 신청 |
[ 캠퍼스][답변] 메모리 소자 기술 증원 신청
안녕하세요 부산대IdeC입니다. 수강 신청 시작 직후 동시에 많은 인원이 접속.. |
윤성심 | 24.01.15 | 8390 |


