통합검색

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : SmartSpice EDA Tool 버전(S..

안녕하세요. IdeC 조인신입니다.   해당 문제 관련해서는 메일로 답변 했습니다...

메일로 답변해주신대로 실행을 했는데 다음과같이 오류가 발생합니다.  라이선스 ..

silvaco 라이선스는 연구실에 silvaco 사에서 직접 전달하는 것으로 알고 있습니다. 제..

dence, Siemens EDA 만 IdeC 서버에서 통합 관리를 하고  synopsys 는 개별 연구실..

dence, Siemens EDA 만 IdeC 서버에서 통합 관리를 하고  synopsys 는 개별 연구실..

dence, Siemens EDA 만 IdeC 서버에서 통합 관리를 하고  synopsys 는 개별 연구실..

dence, Siemens EDA 만 IdeC 서버에서 통합 관리를 하고  synopsys 는 개별 연구실..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys - Custom Compiler ..

안녕하세요. IdeC 조인신입니다.     사용하고 있는 버전이 낮아서 문제가..

말씀해주신 대로 버전 높여서 다시 설치해보니, 잘 작동이 됩니다.   친절한 답변..

density 에러가 뜨지 않는 상황입니다.   감사합니다   민주홍 드림

density 에러가 뜨지 않는 상황입니다.   감사합니다   민주홍 드림

dence tool에서 디지털 ip gds파일을 열려고 하면 cell 인식이 안되어 layout상에서 pad..

dence tool에서 디지털 ip gds파일을 열려고 하면 cell 인식이 안되어 layout상에서 pad..

de하여 진행하고자 하였습니다.그러나 VCS 컴파일 과정에서 include 순서에 따라 두 종류..

de하여 진행하고자 하였습니다.그러나 VCS 컴파일 과정에서 include 순서에 따라 두 종류..

High-Speed Serial Link and CDR designs   강의를 수강 취소를 희망하는데 ..

  안녕하세요 한양대IdeC입니다.   요청하신 내용 처리하였으니 확인부탁드..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Hspice ( Synopsys ) EDA Tool 버..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..