통합검색

design 교육을 들은후, 퀴즈기한을 모르고 놓쳐버려서 대면수업을 다 듣고도 이수를 하지..

dence와 Siemens의 라이센스도 신청하고자 하는데, 이 경우에는 ip 등록을 로컬 컴퓨터의..

dence와 Siemens의 라이센스도 신청하고자 하는데, 이 경우에는 ip 등록을 로컬 컴퓨터의..

de &Res와 같이 ESD protection을 위해 HBM Protection만 사용하면 되는 것인지 문의..

de &Res와 같이 ESD protection을 위해 HBM Protection만 사용하면 되는 것인지 문의..

안녕하세요,  IdeC 이종행입니다. 1. MVBD layer가 TW 포트 입니다.   tw_mv..

안녕하세요. IdeC 조일선입니다. 메일로 예제 파일 보내드렸습니다. 확인 부탁드립니다..

안녕하세요. IdeC 조인신입니다.     3. GRESD0A 에 대해 ESD_CDM 이..

안녕하세요,  IdeC 이종행입니다. 1),2)은 Waive 항목으로 Confirm 항목으로 무시 ..

   안녕하십니까 답변 정말 감사드립니다.  3번 질문에 대해 ERROR 항..

ESD_CDM layer를 추가하면 됩니다. 특성이 바뀌지는 않습니다.   [이제원]님의 ..

안녕하세요.   충남대학교 전자공학과 고형호 교수님 연구실 박사과정 남기배입니..

안녕하세요. 어떤 공정에 참여하고 있는지요? 그리고 접근하고자 하는 서버의 IP, PORT..

안녕하세요.   충남대학교 전자공학과 고형호 교수님 연구실 박사과정 남기배입니..

안녕하세요 SB130-2502회차 참여하시는 것으로 확인 됩니다. 해당 서버가 다운되어 재..

안녕하세요. 성균관대학교 전종우교수님 연구실 김수연 학생입니다. 설계자 PC IP 추가..

안녕하세요 설계자 IP 수정은 직접 하시면 됩니다. 현재 등록되어있지 않은 데요, 등록..

안녕하세요,  IdeC 이종행입니다. mvp소자 tw_mvp소자의 차이는 TW의 포트를 다르..

 상세한 답변 갑사드립니다.   tw 구조의 경우 스케메틱상 psub에 공통전위..

제공된 그림과 같이 psub위에 Nwell 부분이 여러개 있을 경우 각각의 Nwell은 분리가 가..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..