통합검색

dence virtuoso 툴을 사용하고있고 PDK는 DBhitek 180nm 공정을 사용하고 있습니다 &nbs..

dence virtuoso 툴을 사용하고있고 PDK는 DBhitek 180nm 공정을 사용하고 있습니다 &nbs..

  IdeC 선혜승입니다     999 에러는 나중에 SEALRING셀인 csmob..

  IdeC 선혜승입니다   이번 공정에는 지원되지 못할 것 같습니다 ..

dence virtuoso 툴에서 아날로그 증폭기 layout을 설계할 때 보통 검은색 바탕이 P-subst..

dence virtuoso 툴에서 아날로그 증폭기 layout을 설계할 때 보통 검은색 바탕이 P-subst..

안녕하세요. IdeC 조인신입니다.   차이 없습니다. CAP2PORT 는 해당 cap 이 2 ..

     답변해주셔서 감사합니다. 추가 질문으로 그렇다면, vncap_2t를 ..

없어도 됩니다. 정확한 확인이 필요하면 LVS 를 해보면 됩니다.   [장진엽]님의 ..

 안녕하세요. 혹시 한가지만 더 질문 드리면, vncap_b와 vncap_2t를 schematic에서..

CAP2PORT 는 Marking layer for 2-port VNCAP 으로 LVS 시에만 필요한 layer 입니다. 별..

   죄송한데 한가지만 더 질문 드리면, 사진에서 vncap에 동그라미 친부분은..

해당 단자는 body 로 ground 로 연결하면 됩니다.    [장진엽]님의 글 =====..

   죄송합니다만, 질문을 하나 더 드리고 싶은데요   vncap_b 에서 pa..

del guide 또는 cds guide 파일을 참고 바랍니다.     [장진엽]님의 글 ===..

안녕하세요. IdeC 연구원 조인신입니다.    nmBIAS failed for layer LB, n..

답변 감사합니다. 그럼 저 에러가 발생을하여도 pex를 진행해도 괜찮다는 말로 이해를 ..

  IdeC 선혜승입니다    네 맞습니다 저 에러가 발생해도 PEX 진행..

 안녕하세요  IdeC 이의숙입니다.  NDA는 삼성에서 발행이 되어야 대학..

dence liberate 툴이 도입된다고 답변 주셨습니다. 혹시 cadence liberate 툴이 도입된..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

delay error - Size : 4.7㎟  

del is updated after a bin is encoded and next bin is encoded based on the updated ..

IC design Education Center(IdeC)   Chip design Contest 운영..

deo codec succeeding H.264. CABAC (Context Adaptive Binary Arithmetic Coding) is hi..

deLAY LOCKED LOOP: 정성욱, 박정현, 류경호, 정동훈

희망 과정 :System IC (DDI, PMIC, CIS ...)의 device 단위의 공정과정 및 구조와 ..

dec.or.kr -> 로그인 -> 참여교수 클릭     3. 신청대상 : I..

der/decoder

device의 사용이 늘어나며 저전력 SoC의 경향에 따라 PMIC의 높은 성능이 요구되는 시대..

이력서 작성 및 기술특강 무료세미나 반도체기술인협동조합에서는 반도체 산업의 활..

de LDPC decoder

dec.or.kr(석은주 선임)    ♦ 참가신청 신청기간 ..

dence tool 중 현재 IdeC에서 배포하고 있는 Genus 및 Innovus는 각각 digital circuit의..

IC design Education Center(IdeC)   2018년 IdeC MPW 공정 및 ..

dec.or.kr)