통합검색

친절한 답변 감사합니다. 그렇다면 Simulation진행 시, Substrate는 VSS로 연결되고 ISP..

Simulation 상에서는 VSS 와 VSSI 값을 직접 지정해주면 됩니다. 그리고, 두 값은 모두 ..

ISPWELL Layer는 LVS를 위해 사용하는 Layer라고 말씀하셨는데, 그렇다면 실제 Tape out..

SUB 이 multi 일 때 ISPWELL Layer 를 사용합니다. 기본적으로 SUB 은 하나여야 하..

 그럼 정리하자면  아래 그림처럼 설계를 할 경우   말씀하신대로..

유선상으로도 말씀 드렸지만 정리해서 요약하자면  SUB 을 Multi 로 하고 단순히 ..

안녕하세요. IdeC 조인신입니다.     사용하고 있는 Tool들의 버전이 확인..

dence Spectre , Virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618, SPEC210 OS 종..

dence Spectre , Virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618, SPEC210 OS 종..

dence Spectre , Virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618, SPEC210 OS 종..

dence Spectre , Virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618, SPEC210 OS 종..

dence Spectre , Virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC617, SPECTRE171 OS ..

dence Spectre , Virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC617, SPECTRE171 OS ..

dence Spectre , Virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC617, SPECTRE171 OS ..

dec.or.kr/ischo/Hotfix_IC06.17.823_lnx86_2of3.tar 만약 이를 통해서도 다운로드가 안..

dence Virtuoso에서 power 측정할때 총 2가지 방법이 있는데    1) 전압원(V..

dence Virtuoso에서 power 측정할때 총 2가지 방법이 있는데    1) 전압원(V..

dence에 접속한 뒤 처음으로 cell file (ex. schematic or layout files)에 들어가면 "NO..

dence에 접속한 뒤 처음으로 cell file (ex. schematic or layout files)에 들어가면 "NO..

delSim 실행 중 "Unable to checkout a viewer license ~" 라는 Error가 발생했습니다. ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2016년도 강의 계획시 개..

dence 또는 Custom designer이용 칩 설계 유경험자, 실습 강의 가능자  4) 칩 설..

안녕하세요. IdeC 이한나입니다. 2016년 강좌 수요 조사는 정확한 날짜가 정해진 ..

design 관련 업무 전문가          &nbs..

dec.or.kr/            &..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2016년도 강의 계획시 개..

dec.or.kr■ IdeC의 인재상은?도전 의욕과 책임감이 넘치는 분을 찾습니다. 따뜻한 마음과..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 Zynq 교육은 수강 희망자가 많지..

dence? Virtuoso Schematic & Layout 강좌를 방학중에 개설해주시면 감사하겠습니다. ..

dence? Virtuoso Schematic & Layout 강좌를 방학중에 개설해주시면 감사하겠습니다. ..

"반도체집적회로 A 8b Coarse-Fine Time to Digital Converter with delay locked loop i..

dec.or.kr, 042-350-8538) 

안녕하세요. IdeC 이한나입니다. 문의하신 2007년 교육 자료는 오래 전에 진행되었..

design flow에 대한 이해 우대 Sr. Customer Success Engineer    -&nbs..

2007 교육 자료를 보니 Analog and Class-D Audio Amplifier design이라는 강의가 있었네..

안녕하세요. IdeC 이한나입니다. 문의하신 사항은 메일로 답변해드렸습니다. 메..

인재 모집 공고 (주)지에스인스트루먼트 ..

dec.or.kr/ 웹페이지를 통해서 확인    - 첨부한 배분수량 공지 및 사용..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 LEON3 응용 강좌는 수강 희망자..