통합검색

  IdeC 선혜승입니다  cdl 파일이 있어야만 LVS 가 가능합니다 관련 파일은..

device map부분을 제가 따로 지정해야하는건가요? 아니면 devicemap이라는 파일이 따로 ..

device map은 필요가 없었습니다 lvs 자료 중에 보시면 v2lvs 를 하는 도중에  de..

device mapping을 하지 않으면 다음과 같첨부파일 1과 같은 오류가 발생하였습니다. 이..

device mapping을 하지 않으면 다음과 같첨부파일 1과 같은 오류가 발생하였습니다. 이..

  IdeC 선혜승입니다   LVS를 하고 있는 상황이면  무시가 가능합..

안녕하세요  경북대 IdeC 입니다.  잘린게 아니라 녹화가 그렇게 된 점 양해..

dence IC 618 환경에서 Spectre가 잘 동작하는지 확인하기 위하여 schematic -> Ade L..

dering 을 잘못 설정하여 발생하는 것으로 판단됩니다. Virtuoso 의 정확한 버전이 확인..

안녕하세요. IdeC 조인신입니다.     NMOS 의 Body 는 Ground 에 연결해야..

delsim EDA Tool 버전(SCL/LCU/MGLS 포함) : Modelsim_se-64 10.7g OS 종류 및 버전 : ..

delsim EDA Tool 버전(SCL/LCU/MGLS 포함) : Modelsim_se-64 10.7g OS 종류 및 버전 : ..

안녕하세요. IdeC 조인신입니다.   Questasim 은 linux 버전만 있는 것으로 확인..

define 3 subckts: PANALOG_11_11_NT_DR PAVDD_11_11_NT_DR PAVSS_11_11_NT_DR 현재 net..

define 3 subckts: PANALOG_11_11_NT_DR PAVDD_11_11_NT_DR PAVSS_11_11_NT_DR 현재 net..

define 3 subckts: PANALOG_11_11_NT_DR PAVDD_11_11_NT_DR PAVSS_11_11_NT_DR 현재 net..

define 3 subckts: PANALOG_11_11_NT_DR PAVDD_11_11_NT_DR PAVSS_11_11_NT_DR 현재 net..

design 서브 모듈 -physical_context {TOP/submodule/VDD*}]connect_pg_net -net {VDD_to..

design 서브 모듈 -physical_context {TOP/submodule/VDD*}]connect_pg_net -net {VDD_to..

  IdeC 선혜승입니다      PAVDD PANALOG PANALOG PAN..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

이전에 개설되었던 '[Siemens EDA] C/C++알고리즘 디자인으로부터 Verilog RTL을 구현/생..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

  안녕하세요. IdeC충북대지역센터 담당자입니다.    본 강의와 관련..

안녕하십니까. 3년전에 진행되었던 MATLAB과 Simulink로 시작하는 모델기반 설계 ..

demy.idec.or.kr:444/track/apply/list/)  8. 기타 정보: 홈페이지 참고 (https://..

dec.or.kr 로그인 => myidec => IdeC 참여내역 => CDC 신청내역 [참고 사항] ..