통합검색

device map은 필요가 없었습니다 lvs 자료 중에 보시면 v2lvs 를 하는 도중에  de..

device mapping을 하지 않으면 다음과 같첨부파일 1과 같은 오류가 발생하였습니다. 이..

device mapping을 하지 않으면 다음과 같첨부파일 1과 같은 오류가 발생하였습니다. 이..

  IdeC 선혜승입니다   LVS를 하고 있는 상황이면  무시가 가능합..

안녕하세요  경북대 IdeC 입니다.  잘린게 아니라 녹화가 그렇게 된 점 양해..

dence IC 618 환경에서 Spectre가 잘 동작하는지 확인하기 위하여 schematic -> Ade L..

dering 을 잘못 설정하여 발생하는 것으로 판단됩니다. Virtuoso 의 정확한 버전이 확인..

안녕하세요. IdeC 조인신입니다.     NMOS 의 Body 는 Ground 에 연결해야..

delsim EDA Tool 버전(SCL/LCU/MGLS 포함) : Modelsim_se-64 10.7g OS 종류 및 버전 : ..

delsim EDA Tool 버전(SCL/LCU/MGLS 포함) : Modelsim_se-64 10.7g OS 종류 및 버전 : ..

안녕하세요. IdeC 조인신입니다.   Questasim 은 linux 버전만 있는 것으로 확인..

define 3 subckts: PANALOG_11_11_NT_DR PAVDD_11_11_NT_DR PAVSS_11_11_NT_DR 현재 net..

define 3 subckts: PANALOG_11_11_NT_DR PAVDD_11_11_NT_DR PAVSS_11_11_NT_DR 현재 net..

define 3 subckts: PANALOG_11_11_NT_DR PAVDD_11_11_NT_DR PAVSS_11_11_NT_DR 현재 net..

define 3 subckts: PANALOG_11_11_NT_DR PAVDD_11_11_NT_DR PAVSS_11_11_NT_DR 현재 net..

design 서브 모듈 -physical_context {TOP/submodule/VDD*}]connect_pg_net -net {VDD_to..

design 서브 모듈 -physical_context {TOP/submodule/VDD*}]connect_pg_net -net {VDD_to..

  IdeC 선혜승입니다      PAVDD PANALOG PANALOG PAN..

   답변 주셔서 정말 감사드립니다.   [선혜승]님의 글 =============..

  IdeC 선혜승입니다   PnR 과정에서 타이밍 요구사항을 충족하기 위해..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.k,  http://www.idec.or.kr 

        ..

      IdeC 저널인 JICAS (IdeC Journal of Integrated Circuits And ..

  2018 XUP(Xilinx University Program) Professor Workshop Invitation   ..

defined by NIST - Support for private key and public key lengths of 224-bit - Syn..

dec.or.kr) –> 연구회원 신청(조교수 부터 신청 가능)      &nb..

defined by NIST - Support for private key and public key lengths of 233-bit - Syn..

dec.or.kr)  

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 -> 2018년 정기 EDA Tool ..

de -1- Maximum Operating Speed : 250 MHz 464- Slices : 15,850- DSP48s : 240 - Data ..

design, RTL to GDS (ICC II 연구개발) Applications engineer (OPC) OPC, Lithogr..

de -1- Maximum Operating Speed : 120 MHz- Slices : 260 - Low-complexity hardware ar..

dec.or.kr) 에서 지도교수 계정으로 접속 후 마이페이지-IdeC 참여내역-CDC 신청내역에서..