통합검색

dec 측에서 이전에 말해준 포트 중에는 없다고 합니다. 이 경우 혹시 어떠한 부분이 문..

dec 측에서 이전에 말해준 포트 중에는 없다고 합니다. 이 경우 혹시 어떠한 부분이 문..

  IdeC 선혜승입니다     SS28 RFCMOS 공정을 말씀하시는 것이라..

demic Access (AAA)를 사용하고싶어 글을 남깁니다. AAA 신청폼에 학교 담당자를 입력하..

de.Fatal: ICCompilerIIs-Shell is not enabled. (DCSH-1)Exit IC Compiler! 그래서 lms..

de.Fatal: ICCompilerIIs-Shell is not enabled. (DCSH-1)Exit IC Compiler! 그래서 lms..

de.Fatal: ICCompilerIIs-Shell is not enabled. (DCSH-1)Exit IC Compiler! 그래서 lms..

   IdeC 선혜승입니다   말씀하신 버전은 구할수가 없고  2..

   IdeC 선혜승입니다     211.107.221.122 번 FTP 서버가 ..

dec.or.kr 에는 접속이 되는 것으로 보아 IP 주소가 잘못된 것으로 보입니다.   ..

부산대IdeC입니다. 오늘 참여하였으므로 취소는 어렵습니다. 내일 미출석시 일부출석으..

dec 라이센스 서버에 특이사항은 없는건가요?   drc 진행 초반 applying licensin..

dec 라이센스 서버에 특이사항은 없는건가요?   drc 진행 초반 applying licensin..

안녕하세요. IdeC 조인신입니다.     tool 을 실행한 PC 의 정보가 IdeC ..

  IdeC 선혜승입니다   답이 늦었습니다  RTO, SNS 는 브레이크 ..

안녕하세요, 선혜승연구원님. 답변주셔서 감사합니다.   PANALOG_18_18_NT_DR 셀..

  IdeC 선혜승입니다   맞습니다   감사합니다  ..

delay라는 새로운 clock을 만듭니다. Module_1은 cpt_odelay를 main clock으로 하여 동작..

de_by 2 -name HALF_CLK -source [get_ports CLK] [get_pins UTOP/half_clk_reg/Q]set_cl..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : virtuoso 6.1.8 EDA To..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

device and having a negative capacitance, wherein the FinFET device has an extensio..

“연속적인 근사 레지스터 아날로그 디지털 변환 장치,” 출원번호: 제10-2017..

“레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터,” 출원번..

“데이터 구동 회로 및 이를 포함하는 표시 장치,” 출원번호: 제10-2017-0012..

“부분 소자 정합 기법 기반의 전류 구동 디지털 아날로그 컨버터,” 출원번호..

“이중채널 비동기 파이프라인 SAR ADC,” (10비트 200MS/s 28nm CMOS), 출원..

device”, [미국 출원 관리번호 P2017-0079US, 출원번호 15/439,647, 출원일자 2017..

“채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 SAR ADC,&..

양방향성 주파수 검출기(FD: Frequency detector)와 주파수 대역 선택기를 이용한 기준 ..