통합검색

de.Fatal: ICCompilerIIs-Shell is not enabled. (DCSH-1)Exit IC Compiler! 그래서 lms..

   IdeC 선혜승입니다   말씀하신 버전은 구할수가 없고  2..

   IdeC 선혜승입니다     211.107.221.122 번 FTP 서버가 ..

dec.or.kr 에는 접속이 되는 것으로 보아 IP 주소가 잘못된 것으로 보입니다.   ..

부산대IdeC입니다. 오늘 참여하였으므로 취소는 어렵습니다. 내일 미출석시 일부출석으..

dec 라이센스 서버에 특이사항은 없는건가요?   drc 진행 초반 applying licensin..

dec 라이센스 서버에 특이사항은 없는건가요?   drc 진행 초반 applying licensin..

안녕하세요. IdeC 조인신입니다.     tool 을 실행한 PC 의 정보가 IdeC ..

  IdeC 선혜승입니다   답이 늦었습니다  RTO, SNS 는 브레이크 ..

안녕하세요, 선혜승연구원님. 답변주셔서 감사합니다.   PANALOG_18_18_NT_DR 셀..

  IdeC 선혜승입니다   맞습니다   감사합니다  ..

delay라는 새로운 clock을 만듭니다. Module_1은 cpt_odelay를 main clock으로 하여 동작..

de_by 2 -name HALF_CLK -source [get_ports CLK] [get_pins UTOP/half_clk_reg/Q]set_cl..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : virtuoso 6.1.8 EDA To..

dence 라이선스를 사용하고 있는 상황이라면  라이선스 설정 내용을 아래와 같이 ..

안녕하세요. IdeC 조인신입니다.     gateway 를 이용하여 schematic 을 ..

답변 감사드립니다! 파라미터와 소자 설정은 SUBCKT으로 진행했습니다. Source 과정에..

시뮬레이션 시 source 에 관한 에러가 없다면 source 에는 문제가 없을 수도 있습니다. ..

답변 상세하게 알려주셔서 감사드립니다!     [조인신]님의 글 ===========..

ded_cascode_opamp 에 있는 것을 시뮬레이션 해보시기 바랍니다.   해당 example..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2016년도 강의 계획시 개..

dence 또는 Custom designer이용 칩 설계 유경험자, 실습 강의 가능자  4) 칩 설..

안녕하세요. IdeC 이한나입니다. 2016년 강좌 수요 조사는 정확한 날짜가 정해진 ..

design 관련 업무 전문가          &nbs..

dec.or.kr/            &..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2016년도 강의 계획시 개..

dec.or.kr■ IdeC의 인재상은?도전 의욕과 책임감이 넘치는 분을 찾습니다. 따뜻한 마음과..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 Zynq 교육은 수강 희망자가 많지..

dence? Virtuoso Schematic & Layout 강좌를 방학중에 개설해주시면 감사하겠습니다. ..

dence? Virtuoso Schematic & Layout 강좌를 방학중에 개설해주시면 감사하겠습니다. ..

"반도체집적회로 A 8b Coarse-Fine Time to Digital Converter with delay locked loop i..

dec.or.kr, 042-350-8538) 

안녕하세요. IdeC 이한나입니다. 문의하신 2007년 교육 자료는 오래 전에 진행되었..

design flow에 대한 이해 우대 Sr. Customer Success Engineer    -&nbs..

2007 교육 자료를 보니 Analog and Class-D Audio Amplifier design이라는 강의가 있었네..

안녕하세요. IdeC 이한나입니다. 문의하신 사항은 메일로 답변해드렸습니다. 메..

인재 모집 공고 (주)지에스인스트루먼트 ..

dec.or.kr/ 웹페이지를 통해서 확인    - 첨부한 배분수량 공지 및 사용..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 LEON3 응용 강좌는 수강 희망자..