통합검색

dec 서버에서 LVS 파일을 진행시키면서 input file netlist에 경로를 입력을 하면서 pdk..

dec 서버에서 LVS 파일을 진행시키면서 input file netlist에 경로를 입력을 하면서 pdk..

delay_type min 명령에서   이상없으면  괜찮습니다  마지막 표로..

  IdeC 선혜승입니다     WARNING 은 무시해도 됩니다 &nbs..

   감사합니다 ^^   [선혜승]님의 글 ==============================..

  IdeC 선혜승입니다     고민거리겠네요  이는 설계자가 ..

device의 RC 값을 추출을 위해 raphael rcx 를 사용하려고 합니다. 우선적으로 설치 파..

device의 RC 값을 추출을 위해 raphael rcx 를 사용하려고 합니다. 우선적으로 설치 파..

device의 RC 값을 추출을 위해 raphael rcx 를 사용하려고 합니다. 우선적으로 설치 파..

device의 RC 값을 추출을 위해 raphael rcx 를 사용하려고 합니다. 우선적으로 설치 파..

design의 P&R을 진행하고 있는데, place_opt를 수행하면 standard cell이 VDD와 VSS ..

definition을 한번 더 한 뒤  connect_pg_net -net VDD [get_pins */VDD]connect_p..

de 에서 xRC 가 아닌 xACT 3D 를 선택해야 합니다. Calibre PEX 창에서 Outputs 메뉴 선..

dec에서 자체적으로 제작한 게 있는 지 궁금합니다.   그리고 LVS시 sourceme.asi..

dec에서 자체적으로 제작한 게 있는 지 궁금합니다.   그리고 LVS시 sourceme.asi..

안녕하세요 경북대 IdeC 입니다. 수강신청 취소해드렸습니다. 감사합니다.   &..

dence Virtuoso에서 시뮬레이션을 돌리고 싶은데 방법을 알 수 없어서 문의드립니다. 찾..

del library 를 spectre 에서는 사용할 수 없습니다. 동일한 공정의 model library 라고..

del library를 spectre에서 사용할 수 없음은 이해했습니다. 그렇다면, Cadence Virtuoso..

del 의 명은 수정해야 할 것입니다.  삼성 공정의 model 들과 겹치지 않도록 지정해..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요 경북대 IdeC 입니다.   053-950-6858번으로 연락 부탁드립니다. 감..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..