통합검색

  sourceme_asic과 sourceme_ip 두 가지 파일이 있는데, 혹시 이 중에 어떤 걸 세..

  IdeC 선혜승입니다  저희는 sourceme_asic을 사용합니다   감..

  IdeC 선혜승입니다   WAIVE 가능합니다  감사합니다  &n..

  IdeC 선혜승입니다     그림 처럼 하시는 것은 괜찮습니다&nbs..

  IdeC 선혜승입니다     가능 합니다 drc 룰이 발생하면 해결..

  IdeC 선혜승입니다    deFAULT 타입으로 하셔야만 한다면  일..

질문이 잘못 되어 죄송합니다. lvs가 아닌 DRC를 실행하였을때 저러한 에러가 뜹니다. LV..

  IdeC 선혜승입니다     좀 더 길게 늘려서  검증해 보시..

 lb를 좀더 뺏음에도 불구하고 계속 에러가 나오는데 혹시 waive가 가능한지 문의드..

  IdeC 선혜승입니다     DRC 현황과   레이아웃을 ..

모든 패드들이 아래의 그림처럼 연결 되어있는 상태이고 GRBONDINGPAD3b의 에러를 클릭..

  IdeC 선혜승입니다     에러의 양상이 OUTLINE 이 들어 있는 ..

OUTLINE을 포함하여 하여도 똑같은 양상의 에러가 나옵니다,     [선혜승]..

  IdeC 선혜승입니다     그림1처럼 왼쪽으로 이동해주세요 ..

 해당 cell을 왼쪽으로 옮겨도 같은 에러가 떠서 pad_rf의 parameter에서 pakage ty..

   사진 첨부합니다.   [장형준]님의 글 ===========================..

  IdeC 선혜승입니다     올려주신 에러들은 모두 WAIVE 가능합..

안녕하세요. 최정욱 교수님 연구실에 이민재입니다.   Half chip type B의 경우..

   IdeC 선혜승입니다     PAD81이 우측 하단이 맞고, ..

안녕하세요 부산대IdeC입니다. 남지수님 해당강좌 수강취소 처리해 드렸습니다. 감사..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요 경북대 IdeC 입니다.   053-950-6858번으로 연락 부탁드립니다. 감..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..