통합검색

design, I got DRC error for my design. Sir i got GR132 Error. I got this error..

안녕하세요. IdeC 연구원 조인신입니다.     Tool 이 강제 종료되는 것에..

  안녕하세요. 이제 막 셋업이 된 공정이라 아직 schematic이 6개 밖에 없습니다...

schematic 의 문제가 아니라면 다른 것이 원인일 수도 있습니다. 혹시 서버에 원격 접속..

  감사합니다. 말씀하신 부분 적용하여 진행해보겠습니다.     [조..

  IdeC 선혜승입니다     저희가 직접 들어가서 확인해보니 ..

안녕하세요. IdeC 연구원 조인신입니다.     DB 하이텍 180nm BCDMOS 공정..

  IdeC 선혜승입니다     IO 셀들은  표시한 라이브러리 안..

density가 부족하다는 뜻으로 생각하면 될까요? 아니면 너무 많다는 뜻으로 생각하면 될..

density 는 공정사에서 채워줍니다  에러 사유서에만 잘 적어주세요   ..

안녕하세요. IdeC 연구원 조인신입니다.     신청 내역을 확인해보니 ..

안녕하세요. 정예지 님, 수강신청은 잘 되셨으며, 숙소를 잡으셔도 되겠습니다. 현재 ..

design을 하고 있는데요 route_opt 가 끝난 상태에서 다음과 같이 signal과 VDD가 만나 s..

design 부터 끝까지의  스크립트 파일들은 그냥 수정없이 두고  rm_setup 폴..

design 부터 끝까지의  스크립트 파일들은 그냥 수정없이 두고  rm_setup 폴..

design 부터 끝까지의  스크립트 파일들은 그냥 수정없이 두고  rm_setup 폴..

안녕하세요. IdeC 연구원 조인신입니다.     삼성28nm 공정의 grid 는 0.0..

design, I got DRC error for my design. Sir can you please tell me which are no..

design, I got DRC error for my design. Sir can you please tell me which are no..

안녕하세요. 연세대학교 최우영 교수님 연구실 노대원입니다.    이번에 Ta..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 Zynq 교육은 수강 희망자가 많지 ..

IP Name : A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC IP Version : 2.0 Categ..

dec.or.kr)

dec.or.kr(교육 담당자: 오가영)로 메일 받기를 희망하시는 주소를 보내 주시면 감사 드..

design 관점에서 matching, noise 등에 대해 매우 뛰어난 연구 성과를 거두신 분입니다. ..

de pipeline ADC for high-performance CIS applications Feature : - 3.0V analog su..

? MPW(Multi-Projact Wafer)는 국내 전문설계인력 양성을 목적으로 산업자원부와 공정..

der의 승인/NDA 체결 후 전달하겠음) 정보공유 여부 : N

KAIST 특고압 전기 설비에 대한 정밀안전진단 으로 인하여 11월 3일 오전 9시 부터 오후..

안녕하세요. IdeC 교육 담당자입니다. 개설 희망해주신 교육과 관련해 "최신 비..

(재) 스마트 IT 융합 시스템 연구단 http://www.ciss.re.kr/   [연구교수 및 연..

der의 승인/NDA 체결 후 전달하겠음) 정보공유 여부 : N

dec.or.kr)

안녕하세요. IdeC 교육 담당자입니다. 개설 희망해주신 교육은 2015년도에 5월달..

dec.or.kr/ ■ IdeC의 인재상은? 도전의욕과 책임감이 넘치는 분을 찾습니다. 따뜻..

devices 적용된(될) Chip의 Application : Power management IC for mobile devices ..

IdeC 에서는 MPW 설계자들에게 편의를 제공하기 위한 IP 들을 최근 홈페이지를 통해서 ..

안녕하세요. 검토 해 주신다니 감사 드립니다. Back End 교육도 활성화 되었으면 ..