통합검색

  IdeC 선혜승입니다  전화 연락드렸습니다   감사합니다  ..

  서동혁님 안녕하세요? IdeC 이경옥입니다. 해당 문의는 Synopsys사 측으로 문의..

designing the layout. Thank you in advance  

ded Thanks     [AlaaDdin]님의 글 =====================================..

안녕하십니까 . 경상국립대학교 손현우 교수님 연구실 연구원 박준형입니다.   다..

  IdeC 선혜승입니다     로고를 넣으면 자연적으로 나오는 에러..

  IdeC 선혜승입니다     PT 에서 발생하지 않은 경로라면 ..

device exit abnormally exit(1) / child killed segment violation과 같은  오류들..

de 의 .err 파일의 내용을 확인해 보시기 바랍니다.  또는 2021 버전을 사용하는 ..

delay 워닝 메시지가 발견되었습니다. clk은 하나만 쓰고 있고, assign 문도 없는 ..

delay 가 지정되지않았을 겁니다     감사합니다    [이영..

de: 1 *** 라는 메세지와 함께 DRC와 LVS가 돌지 않습니다. 기존에 돌리던 설정에서 바..

de: 1 *** 라는 메세지와 함께 DRC와 LVS가 돌지 않습니다. 기존에 돌리던 설정에서 바..

dence virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : ic617 OS 종류 및 버전 : 라이선..

dence virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : ic617 OS 종류 및 버전 : 라이선..

  안녕하세요 최다원입니다.    FULL_CUSTOM 강의를 듣던 중 PDK가 없..

dence 의 GPDK 를 다운 받을 수 있습니다. 만약 FTP 의 정보를 알지 못한다면 연구실의 ..

del_guide를 보니, symindp는 ground plane을 BFMOAT layer 혹은 M1 layer로 잡아줄 수 ..

del_guide를 보니, symindp는 ground plane을 BFMOAT layer 혹은 M1 layer로 잡아줄 수 ..

[재직자 교육] 인공지능반도체 설계: deep-Learning Processing Unit design and Impleme..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Category Analog & Mixed Signal > Power Management Circuit > Others descripti..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..