통합검색

안녕하세요. IdeC 연구원 조인신입니다.     train55 의 IP 가 IdeC 홈페..

dec에 등록한 hostname과 동일하게 변경하여 다시 라이센스 업데이트를 시켰는데도 여전..

dec에 등록한 hostname과 동일하게 변경하여 다시 라이센스 업데이트를 시켰는데도 여전..

안녕하세요. IdeC 연구원 조인신입니다.     DB180 공정의 PDK 에 있는 PA..

답변 감사드립니다.   thick metal(27k) 옵션을 사용하고자 하는데 그렇다면 rul..

metal option 에 따른 DRC rule 옵션은  DRC rule 파일에서 설정을 하면 됩니다. ..

안녕하세요. IdeC 연구원 조인신입니다.     DB180 공정에서의 chip 크기..

design 이후 utilization report에 나오는 결과가 hardmacro 포함 어느정도 수준이어야 ..

design 이후 utilization report에 나오는 결과가 hardmacro 포함 어느정도 수준이어야 ..

dec.or.kr (230.189) 서버가 정상 부팅되지 않은 것으로 보입니다. license1, license2 ..

dec.or.kr (230.189) 서버가 정상 부팅되지 않은 것으로 보입니다. license1, license2 ..

dec.or.kr,5280@license2.idec.or.kr,5280@license3.idec.or.kr License file(s) on lice..

dec.or.kr,5280@license2.idec.or.kr,5280@license3.idec.or.kr License file(s) on lice..

안녕하세요. IdeC 연구원 조인신입니다.   TSMC 40nm 공정의 PDK 를 IdeC 에서는..

안녕하세요. IdeC 연구원 조인신입니다.     여러 연구실에서 tool 실행 ..

안녕하세요. IdeC 연구원 조인신입니다.     IdeC 에서 지원하는 DB180 공..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

안녕하세요. IdeC 연구원 조인신입니다.     정전 이후 라이선스 데몬에 ..

design으로 시작중인데 우선 chip die를 건드리지 않고 tdf만 제공해주신 half로 물려서 ..

design.tcl 파일열어서   create_floorplan 명령에서 수치를 줄여 작업하시고..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

.

device and having a negative capacitance, wherein the FinFET device has an extensio..

“연속적인 근사 레지스터 아날로그 디지털 변환 장치,” 출원번호: 제10-2017..

“레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터,” 출원번..

“데이터 구동 회로 및 이를 포함하는 표시 장치,” 출원번호: 제10-2017-0012..

“부분 소자 정합 기법 기반의 전류 구동 디지털 아날로그 컨버터,” 출원번호..

“이중채널 비동기 파이프라인 SAR ADC,” (10비트 200MS/s 28nm CMOS), 출원..

device”, [미국 출원 관리번호 P2017-0079US, 출원번호 15/439,647, 출원일자 2017..

“채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 SAR ADC,&..

양방향성 주파수 검출기(FD: Frequency detector)와 주파수 대역 선택기를 이용한 기준 ..