통합검색

design, I got DRC error for my design Please help us to fix this error, I tri..

안녕하세요. IdeC 조인신입니다.    saw line 이 무엇을 의미하는것인가요?..

 첨부된 그림에서 하얀색 선 부분을 잘라서 사용하고 싶은데 sealring을 (2.42mm x..

첨부한 파일을 참고하여 배치하시기 바랍니다.  되도록이면 위 방식이 좋습니다. ..

design compiler에서도 target library와 linklibrary에서 .db파일 을 사용하는데 ic co..

design compiler에서도 target library와 linklibrary에서 .db파일 을 사용하는데 ic co..

안녕하세요. IdeC 연구원 조인신입니다.     사용하고 있는 공정이 무엇인..

 안녕하세요 조인신 연구원님 답변이 늦은점 죄송합니다.    schematic..

첨부한 layout 으로는 확인이 좀 어려운데 layer 와 mos 의 내부가 보이도록 첨부바랍니..

dence.cshrc를 만든 후 csh -> source cadence.cshrc -> virtuoso & 명령어를 ..

dence.cshrc를 만든 후 csh -> source cadence.cshrc -> virtuoso & 명령어를 ..

  IdeC 선혜승입니다     메일로 좀 더 자세한 내용 보내드리겠..

design, I got DRC error for my design Please help us to fix this error, I tri..

design, I got DRC error for my design Please help us to fix this error, I tri..

안녕하세요. UNIST 신세운 교수님 연구실 석박통합과정 이승주라고 합니다. 어제 개최된..

IdeC 선혜승입니다     상황은 잘 이해가 되는데   원인을 ..

  IdeC 선혜승입니다     머지 계정을 준비해드릴 것이고 &..

design 후의 결과) - Half의 경우는 어떤 식으로 Verilog 코드에 IO셀에 대한 정보를 추..

design 후의 결과) - Half의 경우는 어떤 식으로 Verilog 코드에 IO셀에 대한 정보를 추..

design 후의 결과) - Half의 경우는 어떤 식으로 Verilog 코드에 IO셀에 대한 정보를 추..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

deckyt@kaist.ac.kr) / 문관식 책임(mks@idec.or.kr))   &nbs..

   안녕하세요. 현재 대면 신청 인원이 정원에 비해 적어, 대면부터 우선 ..

안녕하세요 경북대 IdeC 입니다. 내년 이맘때쯤 개설 될 예정입니다. 감사합니다.&nbs..

details?id=com.IdeC.build1&pcampaignid=web_share   IdeC(반도체설계교육..

 안녕하세요.  광운대 IdeC 아카데미 입니다.   강의실 사이즈 특성 ..

* 2026년 IdeC MPW 지원 공정과 공정별 지원 환경을 안내드립니다.(상세 내역 : 첨..

 안녕하세요. 광운대 IdeC 아카데미 입니다.   온라인은 재직자분 대상이므..

   안녕하세요, 고려대학교 IdeC 담당자입니다.  9/1일 00:00에 증원을..

 안녕하세요, 고려대학교 IdeC 담당자입니다.  강의 일주일 전 9/3 00:00에 ..

  안녕하세요.   학부생 입장에서 금일 8월 26일에 신청할 수 있다고 하여 ..

   안녕하세요, 고려대학교 IdeC 담당자입니다. 본 강의는 재직자 대상 강의..

[Synopsys] 반도체 공정/소자 시뮬레이션을 위한 Synopsys TCAD - Sentau rus Basic Trai..

de_250805.pdf   MRAM 을 사용하여 설계 하는 팀은 해당 파일을 반드시 참고하여 ..