통합검색

design, I got DRC error for my design Please help us to fix this error, I tri..

안녕하세요. IdeC 조인신입니다.    saw line 이 무엇을 의미하는것인가요?..

 첨부된 그림에서 하얀색 선 부분을 잘라서 사용하고 싶은데 sealring을 (2.42mm x..

첨부한 파일을 참고하여 배치하시기 바랍니다.  되도록이면 위 방식이 좋습니다. ..

design compiler에서도 target library와 linklibrary에서 .db파일 을 사용하는데 ic co..

design compiler에서도 target library와 linklibrary에서 .db파일 을 사용하는데 ic co..

안녕하세요. IdeC 연구원 조인신입니다.     사용하고 있는 공정이 무엇인..

 안녕하세요 조인신 연구원님 답변이 늦은점 죄송합니다.    schematic..

첨부한 layout 으로는 확인이 좀 어려운데 layer 와 mos 의 내부가 보이도록 첨부바랍니..

dence.cshrc를 만든 후 csh -> source cadence.cshrc -> virtuoso & 명령어를 ..

dence.cshrc를 만든 후 csh -> source cadence.cshrc -> virtuoso & 명령어를 ..

  IdeC 선혜승입니다     메일로 좀 더 자세한 내용 보내드리겠..

design, I got DRC error for my design Please help us to fix this error, I tri..

design, I got DRC error for my design Please help us to fix this error, I tri..

안녕하세요. UNIST 신세운 교수님 연구실 석박통합과정 이승주라고 합니다. 어제 개최된..

IdeC 선혜승입니다     상황은 잘 이해가 되는데   원인을 ..

  IdeC 선혜승입니다     머지 계정을 준비해드릴 것이고 &..

design 후의 결과) - Half의 경우는 어떤 식으로 Verilog 코드에 IO셀에 대한 정보를 추..

design 후의 결과) - Half의 경우는 어떤 식으로 Verilog 코드에 IO셀에 대한 정보를 추..

design 후의 결과) - Half의 경우는 어떤 식으로 Verilog 코드에 IO셀에 대한 정보를 추..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

del to FPGA Acceleration 온라인 강의 증원 요청드려봅니다.

 안녕하세요 연세대학교 IdeC 아카데미입니다.    해당강좌의 증원은 ..

안녕하세요.   해당 강좌의 툴 라이선스 갯수와 강의실의 한계로 증원은 어렵습니..

 OUTLINE 을 업데이트 하였습니다.     - outline 에서 에러가 발..

'디지털 집적회로 설계 및 테스트' 과정 인원 증설 가능한지 여쭤보고 싶습니다. 감사합..

안녕하세요.    전력전자  관련하여 전력반도체 소자 등 device Physic..

  안녕하세요 부산대 IdeC 아카데미입니다. 증원 도와드렸습니다. 감사합니다.&n..

   안녕하세요. 광운대 IdeC 아카데미 입니다.   재직자 우선 강좌이..

 안녕하세요. 광운대 IdeC 아카데미 입니다.   재직자 우선 강좌이므로 재..

  안녕하세요. 금오공대 IdeC 입니다. 해당 강의는 증원 계획은 없습니다. 감사..