통합검색

  안녕하세요 청주대학교 반도체공학과 김경생 교수님 연구실 석사연구생 조용수입..

그렇다면 제공받은 라이선스 파일을 이용하여 라이선스 데몬을 구동한 것인가요? 라이선..

안녕하세요. IdeC 연구원 조인신입니다.   finesim_spice -i [input file] -o [o..

- spice 옵션을 제거하면 첨부한 그림과 같은 에러가 뜹니다. 일반적인 fsdb simulation..

-spice 옵션은 있어야 하는 것으로 확인됩니다.   라이선스가 갱신되기 전에는 문..

delte this extra portion?  2-  Rule number 11 to 15, I could not underst..

der to select the dummy layer, you need to proceed with step 9. 2. step 11 ->&n..

안녕하세요. IdeC 연구원 조인신입니다.     라이선스 데몬을 다시 구동했..

안녕하세요. 카이스트 윤준보 교수님 연구실 이소영입니다. 어제 프로그램을 사용하는 ..

라이선스 데몬을 다시 시작했으며 문제되는 사항을 수정했으니  문제가 발생하지 ..

design flow 강의는 s28 공정 MPW 참여팀 대상으로 진행된 것과 다르게, ICC2 관련 내용..

dec 메뉴에서  교육 vod 를 볼수 있도록 준비되어 있습니다   삼성 28n..

  안녕하세요   단국대학교 반도체설계연구실 권상욱입니다.   다름..

안녕하세요. IdeC 연구원 조인신입니다.     터미널 창에서  virtuo..

de가 반응하지 않는다고 합니다.  이런 경우 어떻게 해결해야 하나요?

de가 반응하지 않는다고 합니다.  이런 경우 어떻게 해결해야 하나요?

안녕하세요. IdeC 연구원 조인신입니다.     Finesim 은 더 이상 사용이 ..

Primesim은 EDA tool의 어떤것을 다운로드 받으면 될까요?? 감사합니다.   [조인..

EDA Tool 제공 FTP 에서  SYNOPSYS/PrimeSim_Continuum/PrimeSim 폴더에 있는 것을..

설치 완료하였습니다. 첨부된 그림과 같은 애러가 발생합니다! 혹시 추가적인 쉘 스크립..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Category Analog & Mixed Signal > Power Management Circuit > Others descripti..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..