통합검색

   안녕하세요, 답변 주셔서 감사합니다. 우선 기재해주신 모든 버전을 적..

  IdeC 선혜승입니다     툴 실행전에  which 명령으로 St..

  IdeC 선혜승입니다     VOD 에 가셔서   연구원으..

  IdeC 선혜승입니다     동시 사용이 가능하고   가..

  안녕하세요 전남대 IdeC채보라입니다   문의주신 강좌 비대면 추가 증원..

    IdeC 선혜승입니다   시나리오는 모두 인식한 상태이니 괜찮..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : IC Compiler II EDA Tool 버전(SC..

  IdeC 선혜승입니다     기존에 산학을 통해 진행하신 블럭인지..

 네 그렇습니다 과거 산학 과제를 통해 작업한 PDK이고 당시 ICC2로 생성한 NDM 라..

  IdeC 선혜승입니다  설치해드렸습니다  아래경로 확인하세요  ..

혹시 설치해주셨다는 게 어디에 설치된 걸까요?  ftp 서버엔 여전히 업로드가 안 ..

  IdeC 선혜승입니다     클라우드에 설치했습니다   ..

  IdeC 선혜승입니다    다운받고 설치해드리겠습니다  시간이 ..

de를 위한 7개를 제외한 65개 사용 가능이 맞을까요? 답변 부탁드립니다. 감사합니다.

de를 위한 7개를 제외한 65개 사용 가능이 맞을까요? 답변 부탁드립니다. 감사합니다.

   IdeC 선혜승입니다     우선 sourceme_asic 파일등을 so..

de와 sprocess와의 연계가 가능한지 여쭤보고자 문의드립니다. 예를들어 sde로 소자 구..

de와 sprocess와의 연계가 가능한지 여쭤보고자 문의드립니다. 예를들어 sde로 소자 구..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

  IdeC 선혜승입니다     가장 좋은 것은 opus.cshrc 파일과&nbs..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Category Analog & Mixed Signal > Power Management Circuit > Others descripti..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..