통합검색

안녕하세요 이번에 삼성 28nm MPW에 참여하게 된 배재대학교 전자공학과 김지훈입니다.&n..

   안녕하세요 IdeC 이의숙입니다.  해당 내역은 수정 신청해 주시면 ..

dec mpw를 처음 나가는 것이라 보통 ftp에 업로드하는 자료의 형식은 어떤 것들이 있나요..

dec mpw를 처음 나가는 것이라 보통 ftp에 업로드하는 자료의 형식은 어떤 것들이 있나요..

dec에서 28nm를 나가는 것은 이번이 처음이나 저희가 삼성산학으로 28nm를 나간적이 있..

dence를 실행하던 곳일 겁니다  어쨌든 그 폴더들이 존재하는 곳의 절대 경로를 li..

  IdeC 선혜승입니다     전체 메일로 드렸습니다 지금부터 클..

delsim EDA Tool 버전(SCL/LCU/MGLS 포함) : Modelsim_se-64-2019.4, Modelsim se-64 10..

define 하는 겁니다  메일이나 공지로 라이센스 서버가 어떤 것인지는 정보를 받으..

dence와 연동하는 과정에서 어려움이 있어 질문드립니다.   가이드 자료에는 cdsi..

dence와 연동하는 과정에서 어려움이 있어 질문드립니다.   가이드 자료에는 cdsi..

dence를 띄우기 위해 virtuoso 명령을 실행하니 화면이 잠간 뜨다가 사라지면서 캡쳐하여..

dence를 띄우기 위해 virtuoso 명령을 실행하니 화면이 잠간 뜨다가 사라지면서 캡쳐하여..

오세인님 안녕하세요? IdeC 이경옥입니다.   Solvnet은 기존에 지정된 담당자만 ..

안녕하세요. 목포대학교 정보통신공학과 김건우입니다.   5월1일 부터 네트워크 ..

dec.or.kr/info 에 접속하셔서 확인하시는 것을 권해 드립니다.   [김건우]..

dec.or.kr/info 에 접속하셔서 확인하시는 것을 권해 드립니다.   [김건우]..

dec.or.kr/info 에 접속하셔서 확인하시는 것을 권해 드립니다.   [김건우]..

dec.or.kr/info 에 접속하셔서 확인하시는 것을 권해 드립니다.   [김건우]..

delsim EDA Tool 버전(SCL/LCU/MGLS 포함) : Modelsim_se_10.3e OS 종류 및 버전 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

Category Analog & Mixed Signal > Power Management Circuit > Others descripti..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..