통합검색

dence 라이선스가 업데이트 되면서 포함된 feature 들이 버전업이 되어 ..

안녕하세요, 카이스트 김주영 교수님 연구실 석사과정 김준수입니다.    저..

  IdeC 선혜승입니다     산학 프로젝트와 IdeC MPW는 완전히 반..

  답변 주셔서 감사합니다. 보내주신 자료 덕분에 standard cell에 대한 NDM은 잘..

  IdeC 선혜승입니다     네 에러는 꽤나 많이 나오는데 &n..

dec에서 EDA Tool 신청부분에서  Cadence 사 Cadence University Package로 22년 6..

dence 라이선스 신청의 Assura부분에 배분 수량이 있어야 Assura 를 사용할 수..

dence virtuoso 6.1.6-64b를 이용중에 있습니다. 이같은 상황일 경우, EDA Tool 설치가..

dence 라이선스가 업데이트 되면서 포함된 feature 들이 버전업이 되어 ..

dence virtuoso 를 이용하여 schematic & layout 생성, pre-layout sim, layout veri..

defs 파일을 수정하였습니다. (samples 폴더의 lib.defs 파일에는 INCLUde $SYNOPSYS_CU..

dence virtuoso 용이라면 customcompiler 에서는 사용할 수 없습니다.   &nbs..

design on Synopsys design Compiler using TSMC technology files. Could you please g..

design on Synopsys design Compiler using TSMC technology files. Could you please g..

해당 강좌를 정말 듣고 싶었는데 급한 일정으로 인해서 강의를 수강하지 못할것 같습니다..

부산대IdeC 입니다. 해당사항  메일로 안내해 드렸습니다. 감사합니다.   ..

  IdeC 선혜승입니다     blockage 때문에  에러가 나오는 ..

  blockage를 모듈까지만 덮고 rectangular ring까지는 덮지 않았습니다. ring까..

  안녕하세요, 지난번에 여쭤봤던 김준수입니다. 말씀해주신대로 rectangular rin..

definition 을 어떻게 하셨는지를 올려주세요  그리고 short 에러에 대해 올릴때는..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요 경북대 IdeC 입니다.   053-950-6858번으로 연락 부탁드립니다. 감..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..