통합검색

네트워크 라이선스를 신청한 것이기 때문에 라이선스 파일 및 라이선스 ..

안녕하세요. IdeC 연구원 조인신입니다.   라이선스 서버에서 신청 내역의 적용..

 네 조치해주신 이후로 실행 확인하여 사용하고 있습니다   감사합니다 &nb..

designing an on-chip transformer with SS28nm. However, I haven't found any technica..

ded the electrical parameter document in your server   You can search us..

del generator...   단계에서 glibc error를 발생시키며 종료됩니다. 이전 단계..

depth 가 가이드 보다 큰 것은 아닌지 살펴보시면 될 것 같네요  그거 말고는 에..

del gen 부분에서 에러가 나네요. 정확히는 ascii_ds_gen 프로그램이 double free를 하..

안녕하세요. IdeC 연구원 조인신입니다.   현재 상황은 tool 실행을 위해 필요한..

안녕하세요. IdeC 연구원 조인신입니다.   사용하고 있는 OS 에 tool 을 사용하..

  IdeC 선혜승입니다     SEALING 이기 때문에 특별한 이슈가 없..

  답변 감사드립니다. 많은 도움이 되었습니다.   [선혜승]님의 글 ======..

안녕하세요 충북대학교 홍종필 교수님 연구실 석사 1학년 이재현입니다. SS28-2102 클라..

안녕하세요. IdeC 연구원 조인신입니다.   현재 제공받은 MMSIM 라이선스를 대부..

 답변 감사합니다.    추가 질문으로 첨부파일에 해당부분이 반환이 되..

현재 라이선스 이슈는 없는 것으로 확인됩니다. 추후 문제가 있으면 다시 연..

  IdeC 선혜승입니다     STANDARD CELL  내부의 정보는&nb..

 저희가 시도해본 결과, 그냥 standard cell의 cdl은 정상적으로 출력되는 것을 확..

dence 에서 인식한 뒤   시뮬레이션이나 그 뒤 과정에 사용하려고 하시는 것 ..

안녕하세요. 건국대학교 박성정 교수님 연구실 박사과정 왕주호 입니다. IdeC에서 관리..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..