통합검색

    안녕하세요. 백선희라고 합니다. 제가 예전에 교육을 이수한 적이 있는..

안녕하세요, SF028-2501에 설계 참여자인 연세대학교 정성욱 교수님 연구실의 문지후 입..

 /SF28_Merge/gds/TOP_VSS_TIE.gds    TOP CELL NAME  :TOP_V..

 안녕하세요, 바쁘신와중에 다시 문의드려 죄송합니다. 저희 서버에 올려주신 TOP_..

dec.or.kr/IdeC_library/mpw_notice/view/?&kind=1&page=2&no=44412 [문지..

dec.or.kr/IdeC_library/mpw_notice/view/?&kind=1&page=2&no=44412 [문지..

de에 연결하라고 하셨는데 새로이 받은 메일에서는 core vss에 연결하라 하셨고, 현재 g..

de에 연결하라고 하셨는데 새로이 받은 메일에서는 core vss에 연결하라 하셨고, 현재 g..

안녕하세요. SF2501 회차 참여중인 강원대학교 황인철 교수님 연구실 학생 이종운입니다...

설계 설명회에서 언급해 드린 것처럼  IdeC MPW 에서 실링안에 실링을 넣는 것은 ..

 다른 공정의 이전 질의 응답의 글을 보고 최외각 실링 내부에 실링을 넣을 수 있다..

dec.or.kr/IdeC_library/mpw_notice/view/?&kind=1&no=53741   [이종운]..

dec.or.kr/IdeC_library/mpw_notice/view/?&kind=1&no=53741   [이종운]..

de를 참고하여서, Merge 계정을 세팅하였습니다.   Guide 상에서는 "/home/merge/..

de를 참고하여서, Merge 계정을 세팅하였습니다.   Guide 상에서는 "/home/merge/..

de 를 실행시키면 undefined model이나 offending input 등등의 다양한 오류 코드가 발생..

default_u setenv LD_LIBRARY_PATH $VERDI_HOME/share/FsdbWriter/LINUX64setenv LD_LIB..

default_u setenv LD_LIBRARY_PATH $VERDI_HOME/share/FsdbWriter/LINUX64setenv LD_LIB..

default_u setenv LD_LIBRARY_PATH $VERDI_HOME/share/FsdbWriter/LINUX64setenv LD_LIB..

deny 발생   위와같이 동일하게 문제가 발생합니다.   [김연태]님의 글 ==..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..