통합검색

안녕하세요 전남대 IdeC담당자입니다.   출석인정 및 수료증 발급은 강의 종료 ..

dec.or.kr/info/ 로 확인한 결과입니다.) 안녕하십니까 인천대학교 전자공학과 안종찬입..

dec.or.kr/info/ 로 확인한 결과입니다.) 안녕하십니까 인천대학교 전자공학과 안종찬입..

dec.or.kr/info/ 로 확인한 결과입니다.) 안녕하십니까 인천대학교 전자공학과 안종찬입..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : CAdeNCE EDA Tool 버전(SCL/LCU/M..

안녕하세요. IdeC 연구원 조인신입니다.   사용하고 있는 서버의 OS 에 Tool 을 ..

조인신 연구원님, 답변 주셔서 감사합니다. 말씀 주신 바와 같이 몇 번 라이브러리를 ..

The Java in your path did not work or could not find Java in your path. Ensure that..

조인신 연구원님, 바로 답변 주셔서 감사합니다. JAVA 설치 여부 확인 결과, JAVA..

혹시 지금 사용 환경이 어떻게 되어 있는 상태인가요? 개인 윈도우 PC 에서 원격접..

조인신 연구원님, PuTTY 프로그램으로 개인 윈도우 PC에서 리눅스 서버 원격 접속하였습..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

안녕하세요. IdeC 연구원 조인신입니다.   귀 연구실에 배분된 Siemens 라..

delsim을 통해 확인했습니다. 단 modelsim은 license로 인한 문제가 없는데 drc를 사용..

delsim 라이선스만 가지고 간것만 확인됩니다. calibre 실행을 위한 환경 설정&nbs..

delsim, calibre 라이선스를 동일하게 가져갈수 있는게 아닌가요? 감사합니다.   ..

delsim, calibre 라이선스를 동일하게 가져갈수 있는게 아닌가요? 감사합니다.   ..

delsim, calibre 라이선스를 동일하게 가져갈수 있는게 아닌가요? 감사합니다.   ..

안녕하세요. IdeC 연구원 조인신입니다.   250um 입니다.    [..

dec.or.kr 042-350-8533     [안종찬]님의 글 ====================..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..