통합검색

dentifier 메세지가 뜨며 라이센스 구동이 되지 않고있습니다.   **** Environme..

안녕하세요. IdeC 연구원 조인신입니다.   환경 변수 파일에 XLIB_NO_SHM=1로 환..

안녕하세요 조인신 연구원님, 친절한 답변 감사합니다. 한 가지만 더 여쭙고 싶어서 질..

환경 설정 파일의 위치는 저희는 알 수 없습니다. tool 실행 전 sourcing 하..

안녕하세요. IdeC 연구원 조인신입니다.   해당 방식이면 문제는 없어 보입니다...

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) :  IC618 / MMSIM151 / ASSURA4..

delsim 을 사용할 서버의 hostname 을 등록해야 함)     IP ..

delsim License관련 문의드립니다. 메일에 말씀주신대로 일단 환경변수파일에 아래와 같..

delsim 을 사용할 서버의 hostname 을 등록해야 함)     IP ..

delsim SE 10.7g EDA Tool 버전(SCL/LCU/MGLS 포함) : Modelsim SE 10.7g  O..

dec 홈페이지에 모델심을 실행할 pc 의  정보를 등록해야 합니다.   [조호민..

dec의 license 서버와의 연결이 끊기는 것을 확인했습니다. 그 후에는 연구실 내의 해당..

dec의 license 서버와의 연결이 끊기는 것을 확인했습니다. 그 후에는 연구실 내의 해당..

delsim  EDA Tool 버전(SCL/LCU/MGLS 포함) : modelsim 10.0 OS 종류 및 버전 : w..

delsim  EDA Tool 버전(SCL/LCU/MGLS 포함) : modelsim 10.0 OS 종류 및 버전 : w..

안녕하세요 한양대 Digital Systems design of AI Semiconductor 교육 20일날 진행되는..

dence virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC616 oa_v22.43.040 OS 종류 및 ..

dence virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC616 oa_v22.43.040 OS 종류 및 ..

dence virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC616 oa_v22.43.040 OS 종류 및 ..

  안녕하세요.   IdeC충북대지역센터 담당자입니다.   문의 주신 내..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..