통합검색

안녕하십니까 경북대 IdeC 입니다. Zoom 기록 확인 결과 7월 5일에는 출석하지 않으셨..

  안녕하세요.   금일 수강신청 open 된 [Synopsys] 반도체 공정/소자 시..

안녕하세요. 저희 Zoom 라이선스 제약상 300명이 최대 수강할수 있습니다. 양해를 부탁..

안녕하세요. IdeC 연구원 조인신입니다.   첨부한 rule 내용을 보면 guard ring..

design 부터 다시 해야만 합니다     제가 지금 보는 것은 에러 상황만..

안녕하세요. IdeC 연구원 조인신입니다.   PEX 가이드 대로 설정하고 진행한 것..

 네 가이드대로 진행한 것인데 똑같이 에러가 나옵니다.   [조인신]님의 글..

메시지에 있는 log 파일의 내용을 확인해 보시기 바랍니다. 해당 파일은 PEX&..

 안녕하세요 연구원님!   log파일을 확인하여 에러에 대한 내용을 보았습니..

de 를 xACT 3D 로 했고 Accuracy 는 200 과 600 중 어느 것으로 했나요? 200 과 600 둘 ..

de 를 xACT 3D 로 했고 Accuracy 는 200 과 600 중 어느 것으로 했나요? 200 과 600 둘 ..

de 를 xACT 3D 로 했고 Accuracy 는 200 과 600 중 어느 것으로 했나요? 200 과 600 둘 ..

de 를 xACT 3D 로 했고 Accuracy 는 200 과 600 중 어느 것으로 했나요? 200 과 600 둘 ..

de 를 xACT 3D 로 했고 Accuracy 는 200 과 600 중 어느 것으로 했나요? 200 과 600 둘 ..

de 를 xACT 3D 로 했고 Accuracy 는 200 과 600 중 어느 것으로 했나요? 200 과 600 둘 ..

de 를 xACT 3D 로 했고 Accuracy 는 200 과 600 중 어느 것으로 했나요? 200 과 600 둘 ..

de 를 xACT 3D 로 했고 Accuracy 는 200 과 600 중 어느 것으로 했나요? 200 과 600 둘 ..

안녕하세요. IdeC 연구원 조인신입니다.   네 맞습니다. 좌표 또는 크기에 0.9 ..

안녕하세요, PEX 후 Post simulation을 진행하려던 중 Spectre 라이센스를 찾는다는 오류..

dence hostname 등록을 이상하게 해두셨네요   mpw-34 라는 이름으로 1개만 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..