통합검색

de area)} <= 1000  for nets that do not touch any gates over ZG,EG &n..

de area)} <= 1000  for nets that do not touch any gates over ZG,EG &n..

de/2.Layout_28nm.pdf 파일의 13페이지를 보면 antenna 해결을 위해 metal jumper ..

안녕하십니까 경북대 IdeC 입니다. 학교 메일이 불안정하여 전송이 안된 것 같습니다. ..

designs   라는 에러가 나와서 문의드렸습니다. 에러의 위치를 확인한 결과 특정..

designs   라는 에러가 나와서 문의드렸습니다. 에러의 위치를 확인한 결과 특정..

안녕하세요. IdeC 연구원 조인신입니다.   953 rule 을 보면 pad 와 metal 이 연..

답변 감사합니다!   추가적으로 질문이 있습니다.   PAD에 연결된 metal을..

    IdeC 선혜승입니다     SCHEMATIC 에 PAD 가 들어있지..

 안녕하세요 연구원님   제가 pad_rf_CDNS를 사용하였는데 스케메틱 상에서..

  IdeC 선혜승입니다     정 어려우면 디자인 로직만 있는 상태..

안녕하세요. IdeC 연구원 조인신입니다.   IC616 에서 설계한 layout 은 IC..

de 를 사용하면 됩니다. 참고로 28nm 공정의 metal 은 아래와 같습니다. M1 ..

de를 하고싶다면 M1부터 LB까지(M4~M7포함)해서 exclude를 하면 되는 것인가요??  ..

de 를 사용하면 됩니다. M1~M4 의 dummy 생성을 막고 싶다면 M1~4 의 exclude ..

de 를 사용하면 됩니다. M1~M4 의 dummy 생성을 막고 싶다면 M1~4 의 exclude ..

de 를 사용하면 됩니다. M1~M4 의 dummy 생성을 막고 싶다면 M1~4 의 exclude ..

de 를 사용하면 됩니다. M1~M4 의 dummy 생성을 막고 싶다면 M1~4 의 exclude ..

de 를 사용하면 됩니다. M1~M4 의 dummy 생성을 막고 싶다면 M1~4 의 exclude ..

dec 서버에서도 돌려보았더니 첨부한 사진과 같이 에러 메시지가 뜨며 tool이 돌아가지 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 경북대 IdeC 입니다.   053-950-6858번으로 연락 부탁드립니다. 감..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..