통합검색

de explorer 라이센스로는 돌릴 수 없는건가요?     [조인신]님의 글 =====..

de assembler 는 시뮬레이션 설정을 하는 창을 위한 라이선스 라고 생각하면 되고 ..

de area)} <= 1000  for nets that do not touch any gates over ZG,EG &n..

de area)} <= 1000  for nets that do not touch any gates over ZG,EG &n..

de/2.Layout_28nm.pdf 파일의 13페이지를 보면 antenna 해결을 위해 metal jumper ..

안녕하십니까 경북대 IdeC 입니다. 학교 메일이 불안정하여 전송이 안된 것 같습니다. ..

designs   라는 에러가 나와서 문의드렸습니다. 에러의 위치를 확인한 결과 특정..

designs   라는 에러가 나와서 문의드렸습니다. 에러의 위치를 확인한 결과 특정..

안녕하세요. IdeC 연구원 조인신입니다.   953 rule 을 보면 pad 와 metal 이 연..

답변 감사합니다!   추가적으로 질문이 있습니다.   PAD에 연결된 metal을..

    IdeC 선혜승입니다     SCHEMATIC 에 PAD 가 들어있지..

 안녕하세요 연구원님   제가 pad_rf_CDNS를 사용하였는데 스케메틱 상에서..

  IdeC 선혜승입니다     정 어려우면 디자인 로직만 있는 상태..

안녕하세요. IdeC 연구원 조인신입니다.   IC616 에서 설계한 layout 은 IC..

de 를 사용하면 됩니다. 참고로 28nm 공정의 metal 은 아래와 같습니다. M1 ..

de를 하고싶다면 M1부터 LB까지(M4~M7포함)해서 exclude를 하면 되는 것인가요??  ..

de 를 사용하면 됩니다. M1~M4 의 dummy 생성을 막고 싶다면 M1~4 의 exclude ..

de 를 사용하면 됩니다. M1~M4 의 dummy 생성을 막고 싶다면 M1~4 의 exclude ..

de 를 사용하면 됩니다. M1~M4 의 dummy 생성을 막고 싶다면 M1~4 의 exclude ..

de 를 사용하면 됩니다. M1~M4 의 dummy 생성을 막고 싶다면 M1~4 의 exclude ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..