통합검색

del 이 있는지) 예를 들어 Ti layer 내에 Al를 doping 하고 anneling 했을 때 다른..

안녕하세요. IdeC 조인신입니다.     ERC1a 에러는 모든 Sub 영역은 Groun..

dence Virtuoso  EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618 OS 종류 및 버전 : C..

dence Virtuoso  EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618 OS 종류 및 버전 : C..

안녕하세요. IdeC 조인신입니다.     PBP45 는 DV 와 LB 로 구성된 것으로..

de-HZO-Oxide-Silicon(MIFIS) 구조를 갖는 FE-NAND 시뮬레이션을 진행하고 있습니다. 각..

de-HZO-Oxide-Silicon(MIFIS) 구조를 갖는 FE-NAND 시뮬레이션을 진행하고 있습니다. 각..

de SVRF rule statement를 했는데, 왜 오류가 나는지 궁금합니다.   2. 합성 이후..

de SVRF rule statement를 했는데, 왜 오류가 나는지 궁금합니다.   2. 합성 이후..

de 소자 관련 error가 발생해서 문의드립니다, 먼저 현재 simulation setup을 설명드리..

de 소자 관련 error가 발생해서 문의드립니다, 먼저 현재 simulation setup을 설명드리..

degr 관련 에러가 발생하는 상황입니다.       pvaRTL.log 와 pv..

degr 관련 에러가 발생하는 상황입니다.       pvaRTL.log 와 pv..

  IdeC 선혜승입니다  이름이 같은데 이상한 현상이 나오는 것이라면  ..

안녕하세요. 신현철 교수님 석사과정 이민재입니다. Analog IO PANANT_18 PAD를 사..

de 를 보면 Analog IO 의 placement 방법이 설명되어 있습니다.  SF28_FDS/digital..

안녕하세요. IdeC 조인신입니다.     교육용 라이선스를 제공하는 것이 아..

안녕하세요.  경희대학교 김수형입니다.   말씀해주신대로 multi core 라이..

IdeC 라이선스를 사용한 내역이 확인되지 않습니다. 실제로 라이선스를 사용한 PC 의 ho..

안녕하세요. 경희대학교 최준서입니다.   요청하신 사용한 PC의 hostname과 IP설..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..