통합검색

첨부한 hostname 모두 라이선스 사용 내역에서 확인되지 않습니다. 실제 gateway 를 실..

안녕하세요. 경희대학교 최준서입니다.   시스템 정보에서 확인한 PC 이름과 gat..

홈페이지에 작성한 hostname 과 실제 hostname 의 대소문자의 차이로 확인이 안되었습니..

안녕하세요. 경희대학교 최준서입니다.   시뮬레이션 동작을 진행하고 있으나, ..

해당 문제는 라이선스와는 관련없는 상황으로 판단됩니다. gateway example 로 확인해보..

dence Virtuoso  EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618 OS 종류 및 버전 : C..

dence Virtuoso  EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618 OS 종류 및 버전 : C..

dec.or.kr/IdeC_library/mpw_notice/view/?&kind=1&no=44412   [예세담]..

dec.or.kr/IdeC_library/qna/view/?&page=1&no=53450   아래의 질문 게시..

dec.or.kr/IdeC_library/qna/view/?&page=1&no=53450   아래의 질문 게시..

 안녕하세요  IdeC 김연태 입니다.     단국대 칩의 경우 1..

저는 2차 배송에 대해 전달받은 바가 전혀 없습니다.   혹시 정확히 어디로 갔는..

담당자분께서 잠시 부재중이시네요.  확인 후에 금일 중으로 연락 드리도록 하겠습..

보내주신 2차 배송 칩에 대해 다시 온칩프로빙을 시도해봤으나, 결과는 PAD Open이 되지 ..

   추가적인 작업은 별도로 없습니다.   제공해 드린 OUTLINE.gds..

네, 저희 칩에 Inductor 는 사용하지 않았고 MIMCAP 은 사용했습니다. 한번 더 확인 부탁..

   제출된 gds 파일을 확인해 보니 RF(X), MIM(O) 으로 확인되었습니다. ..

1번은 모두 증상이 동일하였습니다.   2번은 다 찍어본 건 아니지만 지금까지 한 ..

--EDA Tool정보--   EDA Tool 명(SCL/LCU/MGLS 포함) : Sentaurus TCAD EDA Tool..

  안녕하세요 IdeC 조일선입니다. 벤더사에 전달하여 답변 받는대로 이메일로 송..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..