통합검색

안녕하세요. IdeC 연구원 조인신입니다.   IdeC 홈페이지에서 등록한 hostname ..

 지도교수님 계정으로 EDA Tool 신청 시 타 PC들과 같이 신청을 했는데, 제 PC에서..

해당 PC 는 등록되어 있습니다. hostname 이 실제와 맞는지 다시 확인해 보시기&nb..

조인신 연구원님. 확인해 본 결과, 방화벽에서 네트워크가 차단되어 있는 것을 확인하여 ..

 안녕하세요 IdeC 이의숙입니다.   요청하신 내역에 거래일이 2월로 발행이..

안녕하세요. 성균관대학교 김용상교수님 연구실 홍사라입니다.   SmartSpice Tool..

안녕하세요. IdeC 연구원 조인신입니다.   1. 신청한 hostname 을 가진 PC ..

조인신 연구원님, SmartSpice 정상 작동 확인하였습니다. 도움 주셔서 감사합니다. &n..

dence에서 icc2에서 만든 gds2를 불러와서 수정 후 다시 icc2에서 사용하기 위해 ndm과 g..

dence에서 icc2에서 만든 gds2를 불러와서 수정 후 다시 icc2에서 사용하기 위해 ndm과 g..

density single port high speed  dual port high density   &nb..

안녕하세요. IdeC 연구원 조인신입니다.   IdeC 서버에서 라이선스를 가지..

 여전히 사용할 수 없다고 뜹니다..     [조인신]님의 글 ===========..

silvaco tool 실행 시에는 -flexlm 옵션을 주어야 합니다. 윈도우에서 실행하려면 ..

 네 감사합니다 gateway는 실행이 되었고,   gateway에서 회로 구성 후 시뮬..

IdeC 에서 지원하는 silvaco 라이선스는 multicore 가 지원되지 않는 라이선스..

그럼 gateway와 smartview를 동시에 같이 사용하지 못한다는 말씀이신가요..?  &nb..

시뮬레이션 시 multicore 를 사용할 수 없다는 것입니다. gateway와 smartview를 ..

어떻게 multicore를 사용하지 않고 시뮬레이션을 진행할 수 있을까요,,     ..

회로 구성 및 시뮬레이션 설정 & 환경 설정 등이 어떻게 되어 있는지..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dential information is increasingly processed and transmitted by RFID tags, wireles..

dential information is increasingly processed and transmitted by RFID tags, wireles..

한국반도체산업협회와 반도체인적자원개발협의회(반도체SC)에서는 반도체 산업을 알리고..

delay-locked loop (FMDLL) that provides both programmable fractional-ratio clock mu..

dec.or.kr)

delay-locked loop (FMDLL) that provides both programmable fractional-ratio clock mu..

delay-locked loop (FMDLL) that provides both programmable fractional-ratio clock mu..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 -> 2017년 정기 EDA Tool ..

demodulator IP for advanced ZigBee systems

dec.or.kr)

dence Tool 라이선스 배포     Cadence Tool 라이선스를 아래와 같이 배포..

Configurable 4x4 MIMO Symbol detector IP

IC design Education Center(IdeC)   2017 IdeC SoC Congress&n..

dec.or.kr)  

dec.or.kr(김영지 주임)    ♦ 참가신청 신청기간 ..

detector using 3-line buffer

ded 6T1D SRAM Cell With Feedback-fade Write Access   2017 ISC CDCBest de..

dec.or.kr, 042-350-4428         ..

dec.or.kr(김영지 주임)    ♦ 참가신청 신청기간 ..

dec.or.kr-> 로그인 -> 마이페이지 -> EDA Tool 신청 내역    ..