통합검색

design -stage pre_placement command for detailed errors. (HOPT-007) --------------..

  IdeC 선혜승입니다     말씀하신 것을 보면 쇼트 현상입니다&n..

derive_pg_connection 명령을 통해 파워 선언을 잘 하셨는지 점검하시기 바랍니다 파워 ..

derive_pg_connection 명령을 통해 파워 선언을 잘 하셨는지 점검하시기 바랍니다 파워 ..

ded filler가 여러개 붙으면서 연결되는 pin들(RTO / SNS)에서 발생한 error였습니다. (..

ded filler가 여러개 붙으면서 연결되는 pin들(RTO / SNS)에서 발생한 error였습니다. (..

안녕하세요 반도체소자디자인2차 VOD 3강을 듣다가 3강에서는 deVSIM 파일에 대해서 파..

 나머지 자료는 인터넷을 찾아보면 쉽게 찾을 수 있다고 하셨습니다..   첨..

  IdeC 선혜승입니다     shm 도 존재하고 읽어오지만 못하는 것..

   답변주셔서 감사합니다.  waves.shm 파일에 대하여 권한, 소유자를 ..

  IdeC 선혜승입니다     테스트 벤치 상에서 shm 을 뽑아내는&n..

 안녕하세요 IdeC 문관식 입니다. 해당 클라우드 서버의 계정과 모든 DATA는 삭제 ..

안녕하세요. IdeC 연구원 조인신입니다.   내용을 보면 이미 구동 중인 라이선스..

 sourcing 관련해서 추가로 문의하겠습니다.  source ~/.cshrc  명령어 ..

.cshrc 파일의 내용이 어떻게 되어 있는지는 확인되지 않고 정확한 과정이 파..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Systems EDA Tool 버전(SCL/LCU/M..

  IdeC 선혜승입니다     저희도 그런 예제는 제공하고 있지 않..

 안녕하세요 현재 교육용 license를 사용하고 있는 사용자는 Synopsys의 기술지원..

design ware 라는 심볼형태의 도구일 것이고, design compiler 를 이용한 합성시에 디자..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Virtuoso 6.16, MMSIM 1.41 EDA T..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..