통합검색

  IdeC 선혜승입니다     장진웅씨 메일로  답을 드렸습니..

deo type or wrong file path"라고 에러가 나옵니다.   확인 부탁드립니다. 

  IdeC 선혜승입니다     툴 실행을 하는 폴더에 reports 폴더가..

 안녕하세요, 추가적으로 질문있습니다.  현재 툴싱행하는 폴더에 reports 폴..

dence(R) design Framework II' license. Run 'lmstat -f 111' to see license, server, ..

dence(R) design Framework II' license. Run 'lmstat -f 111' to see license, server, ..

dence(R) design Framework II' license. Run 'lmstat -f 111' to see license, server, ..

dence 라이선스를 어떤 것을 사용하려는 것인지 부터 확인해야 합니다. IdeC 에서 지원 ..

dence 라이선스를 어떤 것을 사용하려는 것인지 부터 확인해야 합니다. IdeC 에서 지원 ..

dence 는 신청되어 있지 않습니다. 신청이 되지 않았기 때문에 cad..

    IdeC 선혜승입니다     7.8 이라는 것 부터 고려하시..

안녕하세요 연구원님, 다름이 아니라 제가 Ade L을 이용해 monte-carlo 시뮬레이션을 하..

안녕하세요. IdeC 연구원 조인신입니다.   spectre -W 했을 때 버전이 출력되어..

   답변 감사드립니다. yum install readline을 넣으니 다음과 같은 결과가 ..

우선 그림은 글에 삽입이 아닌 첨부로 해주시기 바랍니다. 글씨가 작아 잘 안보입니다. ..

   답변 감사드립니다. 다시 sourcing 해보니 첨부한 사진과 같이 이제 64bit..

spectre 의 버전이 낮아 문제가 발생하는 것일 수도 있으니 MMSIM141 이 아닌 161~..

  MMSIM141 대신 SPECTRE171 설치하니 spectre -W 에서 error가 사라졌고 시뮬레이..

사용하고 있는 OS 는 높은데 MMSIM 버전이 낮아서 문제가 발생했던 것으로 보입니다..

안녕하세요. IdeC 연구원 조인신입니다.   에러 메시지를 보면 ams 시뮬레이터를..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..