통합검색

dence 사에서 제작하여 제공하는 PDK 로 실제 칩 제작에는 사용할 수 없으며,  &nb..

안녕하세요. IdeC 연구원 조인신입니다.   library manager 에 표시되는 li..

기존의 cds.lib 파일을 삭제하거나 cds.lib_ori 처럼 파일명을 변경한 후 virtuoso 를 ..

debug log는 다음과 같습니다. 09/01/2020 18:36:39 (snpslmd) -----------------------..

debug log는 다음과 같습니다. 09/01/2020 18:36:39 (snpslmd) -----------------------..

debug log를 살펴보니 포트 번호가 바뀌고 있는 것으로 보입니다.   [조인신..

debug log를 살펴보니 포트 번호가 바뀌고 있는 것으로 보입니다.   [조인신..

debug log를 살펴보니 포트 번호가 바뀌고 있는 것으로 보입니다.   [조인신..

debug log를 살펴보니 포트 번호가 바뀌고 있는 것으로 보입니다.   [조인신..

debug log를 살펴보니 포트 번호가 바뀌고 있는 것으로 보입니다.   [조인신..

안녕하세요. IdeC 연구원 조인신입니다.   올해 TCAD 교육은 코로나의 영향..

  IdeC 선혜승입니다     CONSTRAINT 파일 SDC 를 물리지 않았나..

prime time에서 pt_shell을 하면 library compiler executable path is not set. 이라고 ..

del 이 자동으로 정해지는 것이고   operating condition은  설계자 스..

안녕하세요. IdeC 연구원 조인신입니다.   문의한 것과 같은 Technologyt Tool b..

dence virtuoso: IC618                 ..

de 해줘야 하는 파일, PEX 과정 등에 대해서는 PDK 를 제공받은 곳에 문의를 해보시는 ..

de 해줘야 하는 파일, PEX 과정 등에 대해서는 PDK 를 제공받은 곳에 문의를 해보시는 ..

   부산대IdeC입니다  아이디 ' user' 8-31일 오전부터 종료시까지 온..

안녕하세요 s65 진행중인 석사생 이재은입니다.   ICC로 01_floorplan을 진..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..