통합검색

안녕하세요 고려대학교 박종선 교수님 연구실 석사과정 전성수입니다. IdeC 65nm MPW는 ..

  IdeC 선혜승입니다     내년에는 65 nm 지원이 없을 가능성이..

안녕하세요. IdeC 연구원 조인신입니다.   에러 내용을 보면 exited abnorm..

     감사합니다 해결되었습니다. [조인신]님의 글 =================..

    IdeC 선혜승입니다     가져가는 것은 그때 도와드릴 ..

    IdeC 선혜승입니다     툴 문제와  q 속성 문제 ..

클라우드에서 Ade_L을 켜고 몇 초정도 위에 마우스 커서를 올려놓고 있으면 종종 다음과 ..

  IdeC 선혜승입니다     첨부된 그림처럼  mobaxterm 에..

demon 이 feature 를 못찾는다는 error 가 나옵니다. license 파일을 확인해보았는데 이..

demon 이 feature 를 못찾는다는 error 가 나옵니다. license 파일을 확인해보았는데 이..

dence 사의 Virtuoso에 Import 하여 LVS 체크를 해보았습니다. 문제는, 제가 IC Com..

dence 와  mentor calibre  를 거치면서 뭔가 방법이 빠졌거나  누락한 ..

del로 변환을 한 후, VIRTUOSO에 Import를 해서 LVS 해결을 하는 방식을 사용한다는것을 ..

del 로 변환 -> VIRTUOSO에 Import -> GDS파일과 매칭" 을 하던데,   VIRTU..

dence Virtuoso & Spectre EDA Tool 버전(SCL/LCU/MGLS 포함) : IC06.18.040 & ..

dence Onlince Support 관련해서는 석은주 책임님께 메일로 문의해보시면 될 것입니..

안녕하세요 MPW 지원은 지정공정과 희망공정으로 구분되어 있습니다. 희망공정은 참여..

  백경호님. 안녕하십니까? 경북대 IdeC 담당자 김정경입니다. 우리센터에서는 ..

백경호님. 답변 확인하시는 대로, 우리센터 사무실(053-950-6858)로 연락주시기 바..

이신호님. 안녕하십니까? 경북대 IdeC 담당자 김정경입니다. 우리센터에서는 화상프로..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..