통합검색

deisgn의 report_clock_qor_structure 파일을 봤을때 CLK structure정보가 거의 없다 시..

delay 가 적용되므로 invert 되는 과정에서   timing sync 가 맞지 않아 동작..

de_by 1 -name ACLK1 -source [get_ports ACLK_50] [get_pins ICG1/Q] ;set_clock_transi..

de_by 1 -name ACLK1 -source [get_ports ACLK_50] [get_pins ICG1/Q]   위 ..

de gate connection이 허용되는 지 궁금합니다. pdk상에서는 추천하지 않는다고 나와있는..

delGuide_S00-V1.3.5.1.pdf 파일의  Chapter 6 과 7 의 내용을 확인해 보시기 바랍..

안녕하세요, IdeC 이종행입니다.   디자인 가이드에 해당 GDS,CIR은 미제공이었습..

답변 감사합니다.   그러면 혹시 이번 회차에 제공받아서 설계 진행가능한지 궁금..

   merge 계정에서 확인 가능합니다.   [김민우]님의 글 ============..

  답변 감사합니다. 현재 merge 계정에 접속이 가능한지 궁금합니다.   감..

   Merge계정은 설계 DB제출 1달전에 오픈 됩니다.   [김민우]님의 글..

design을 하는데 큰 도움을 받을수 있을거 같습니다. 필요로 하는데 device는 1.5V stan..

design을 하는데 큰 도움을 받을수 있을거 같습니다. 필요로 하는데 device는 1.5V stan..

design을 하는데 큰 도움을 받을수 있을거 같습니다. 필요로 하는데 device는 1.5V stan..

dec.or.kr/IdeC_library/qna/view/?search_val=shield&no=39813   그리고 "Di..

dec.or.kr/IdeC_library/qna/view/?search_val=shield&no=39813   그리고 "Di..

 안녕하세요. 부산대 IdeC 아카데미 담당자 안주은입니다.    학부생..

안녕하세요. 업무에 노고가 많으십니다.   저는 "부산대 IdeC 아카데미 : 최신 스..

dec.or.kr/IdeC_library/qna/view/?search_val=freq&no=44182 이 글을 보고 왔는데..

dec.or.kr/IdeC_library/qna/view/?search_val=freq&no=44182 이 글을 보고 왔는데..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

안녕하세요 경북대 IdeC 입니다. 추가 신청 계획은 아직 없습니다. 일단 신청 기간이 ..

안녕하세요 경북대 IdeC 입니다. 저희는 대기자 신청을 하고 있지 않습니다. 일단 신..

 안녕하세요 전남대IdeC 입니다   대기자로 신청하시고 현재 대기자 상태이..

안녕하세요 경북대 IdeC 입니다. 증원 예정은 없습니다. 아직 수강신청 기간 중이니 ..

[Synposys] Multi-Voltage design 구현을 위한 Synopsys low power 설계 (PnR) 과정에서 ..

  안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 ..

안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 신청받았..

안녕하세요 부산대IdeC입니다. 해당강좌 20명 정원 대기자 10명까지 신청할 수 있습니..

 안녕하세요 전남대 IdeC입니다   문의주신 강좌의 경우 현재 추가 증..

dence : Virtuoso, Spectre3) Siemens EDA : Calibre, Questa (구 ModelSim) 외 &nb..

IC design Education Center(IdeC)   (채용) KAIST 반도체..

 충북대IdeC강의의 경우, 충북대 내 IC경진대회에 참여하는 학생들의 경우 우선수강..