통합검색

안녕하세요. IdeC 연구원 조인신입니다.   현재 라이선스 사용현황을 확인해보니..

dec@ee.knu.ac.kr로 연락처를 남겨 주시면 동의서를 받는 즉시 연락드리도록 하겠습니다...

dence사 GENUS 툴이 152 버전과 162 버전 폴더가 있습니다.   162 버전 폴더에는 ..

dence 사에서 제공 중이지 않아 172, 181, 191 버전의 설치 파일을 다운 받아 EDA Tool..

dence 사에서 제공 중이지 않아 172, 181, 191 버전의 설치 파일을 다운 받아 EDA Tool..

안녕하세요. IdeC입니다.   방금 전 메일로 답변 드렸습니다.   감사합니..

dec 사이트에 등록후 사용하려 하는데 라이센스 오류가 뜹니다.  최대 6시간 지난 ..

dec 사이트에 등록후 사용하려 하는데 라이센스 오류가 뜹니다.  최대 6시간 지난 ..

dec 사이트에 등록후 사용하려 하는데 라이센스 오류가 뜹니다.  최대 6시간 지난 ..

dec 사이트에 등록후 사용하려 하는데 라이센스 오류가 뜹니다.  최대 6시간 지난 ..

dec 사이트에 등록후 사용하려 하는데 라이센스 오류가 뜹니다.  최대 6시간 지난 ..

del generator failed    아래는 batch.log입니다. ^G*** Error *** "romda..

del generator failed    아래는 batch.log입니다. ^G*** Error *** "romda..

안녕하세요. 저는 홍익대학교 김영민교수님 IdeA 연구실 석사과정 김현주입니다. 다름이..

 전화로 확인 결과 접속 프로그램을 Mobaxterm이 아닌 Filezilla 로 접속하여 접..

de를 cadence로 import한후, 다른 transistor level회로와 함께 simulation했습니다. 현..

de를 cadence로 import한후, 다른 transistor level회로와 함께 simulation했습니다. 현..

de를 cadence로 import한후, 다른 transistor level회로와 함께 simulation했습니다. 현..

de를 cadence로 import한후, 다른 transistor level회로와 함께 simulation했습니다. 현..

de를 cadence로 import한후, 다른 transistor level회로와 함께 simulation했습니다. 현..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..