통합검색

dec.or.kr    그리고, 시뮬레이션이 기존에 되다가 안되는 것인지 아니면 처..

dec.or.kr     [염민재]님의 글 ====================================..

de를 실행시 다음과 같이 노드 실행이 안됩니다. 오류 로그를 사진에 첨부해드립니다. ..

dec.or.kr   그리고, 시뮬레이션이 기존에 되다가 안되는 것인지 아니면 처음 진..

안녕하세요. IdeC 석은주입니다.   아래 문의 주신 건 메일로 답변드리겠습니다...

안녕하세요. IdeC 연구원 조인신입니다.   가이드를 첨부해 드리니 참고하시기 ..

dence를 사용할 곳의 HOSTNAME과 IP Address를 등록 하시면 됩니다. 등..

dence를 사용할 곳의 HOSTNAME과 IP Address를 등록 하시면 됩니다. 등..

density DRC가 났습니다. (RX, RXFILLG) minimum density (%) with 126 um tiling withi..

density DRC가 났습니다. (RX, RXFILLG) minimum density (%) with 126 um tiling withi..

안녕하세요. IdeC 연구원 조인신입니다.   해당 에러는 layout 에 substrat..

안녕하세요. IdeC 연구원 조인신입니다.   발생하는 DRC 에러가 PDL.A.1 과..

안녕하세요. IdeC 연구원 조인신입니다.   저항은 원하는대로 사용할 수 있습니..

   해결했습니다 감사합니다!!   [조인신]님의 글 ==================..

  IdeC 선혜승입니다     같은 환경이라면 이상없이 돌아야 하는..

   서울과기대 석사과정 고동완 입니다. pex는 말씀하신대로 lvs후 virtuoso..

아래와 같은 과정으로 진행을 하셨나요? 1. LVS 관련 파일 sourcing 후 virtuoso 실행 ..

   말씀하신대로 실행한 결과 저항 opppcres 소자를 쓰지 않은 회로에서는 er..

de/PEX_INCLUde 폴더에 있는 LR6LP_4_20_01_00_3um_nominal.C 와 .R 입니다.   ..

dence로 import한후, Config파일 생성 -> Verimix -> Cadence Ade창에서 verilog.v..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하십니까!!! 반도체의 "공정"이란 글자만 보이면 항상 23시 50분 부터 휴대폰 및 노..