통합검색

/etc/passwd 파일의 내용 수정이 잘못되었습니다. jae-yeon:x:1015:1015::/ho..

   말씀하신대로 수정했습니다. 감사합니다. 하지만 여전히 허가 거부 창이 ..

첫번째 파일을 복사하는 방법 jae-yeon 계정에서 터미널 창을 열고 cp /root..

   말씀하신 부분 처럼 해봤는데 계속 허가가 안됩니다. (첫번째 방법 과 두..

첫번째 방법은 파일의 권한 때문에 복사가 안되는 것으로 보입니다. 두번째 방법은 해당..

   vi 에디터를 이용하면 첨부파일 1과 같이 그림이 떠서 엔터를 치면 패턴을..

그림1과 같이 나오는 문제는 vi 에디터로 파일을 만들거나 연 후 정상적으로 ..

   그러면 첨부파일1 에 첨부파일2 에 나와있는 파일 (ex. admin,bin,...)을 ..

현재 상황을 보면 tool 은 설치가 되었고 환경 설정 파일(sentaurus.cshrc) ..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

defined variable이라는 오류가 떳습니다. 혹시 제가 vi sentaurus.cshrc 창을 친 후 se..

detail -inc true -initial_drc_from_input true를 입력 -> 에러를 전부 수정하지 못..

detail_options -antenna true 이렇게 2줄의 유무에 따라서 달라졌을 것 같습니다 ..

  IdeC 선혜승입니다     SLACK 은 + 값이면 수치와 상관이 없습..

de대로 설치를 완료하였는데, 아래와 같은 에러메시지와 함께 실행되지 않습니다. 라..

de대로 설치를 완료하였는데, 아래와 같은 에러메시지와 함께 실행되지 않습니다. 라..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..